EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
cadence公司近几年一直在致力于 “系统设计实现 ” 战略，帮助用户以更全面的角度实现系统设计。这意味着在设计时不仅要考虑系统中的芯片，还要考虑封装、电路板和片上系统 (SoC) 上运行的软件负载。如果SoC是在前沿节点（例如当下的7nm工艺）设计的，那么大量的关注就会集中于芯片设计和该节点的新问题（例如是否正在使用EUV）。而往往忽略了正在发生的其它重要变化，例如仿真和FPGA原型的普遍使用，以实现软件开发和测试与其他所有内容的并行。
1 r3 U M( B+ |5 z$ g# D
芯片之外最大的问题在于系统中所有其余部分，尤其针对庞大而复杂的系统。有人认为小而简单的系统在这方面完全没有任何问题，但是小型系统通常不得不承受复杂系统不需要考虑的成本压力（例如粗略布线，没有盲孔等）。而且小型系统通常都具有无线部分，这在电路板层面则通常是个挑战。例如，Raspberry Pi Foundation的成员Roger Thornton曾这样描述他的约束挑战：
7 v; F* R1 Q: p & S7 F4 |3 p4 D" @/ z8 g
六层板听起来空间很大，但其实板的顶部都被元器件占满了，根本没有布线空间。考虑到无线部分需要良好的供电网络，我们特意设计了两个内层电源平面。因此还有两个信号层。控制走线和间隙宽度降低了我们的成本，但由于走线规模我们损失了大量的“空间”。钻孔有其限制，因为存在两个问题：一是孔相对较大， 二是每个孔在每一层都占据空间。走线的数量也非常多：两条SDIO总线、四条GPIO、HDMI、USB、CSI，以及所有控制信号。还有另一个特殊的要求则是在审美方面： Raspberry Pi销售的裸板需要看起来美观才行。
- _, M: s. G/ L, A7 g4 C8 r; {虽然我们大多数人都不必过于担心电路板的美观问题，但如今出现了另一种日益重要的设计风格——所谓“超越摩尔”的设计，即在单个封装中有多个芯片。这些电路通常都具有非常高的性能，也意味着需要先进的信号完整性分析技术。在过去的十年或二十年中，芯片技术一直在发展，从使用越来越多的引脚作为从芯片中获取信号的方式，到使用更少的引脚而配置运行速度为16GBps、56Gbps、甚至即将达到100Gbps的超高速SerDes接口的方式。显然，这对设计SerDes发射器和接收器造成了巨大挑战，也对封装和电路板设计产生了巨大影响。这一问题影响了整个AMI建模基础设施。更多相关信息，请参阅之前发布的文章： 技术干货 | 了解DDR5技术之前你需要知道什么是AMI与IBIS。使用DDR5 DRAM的下一代设计也将需要这些技术。
谈到真正的大型系统，如云服务器或5G基站，我们就面临了更进一步的复杂性问题。对于PCB上的芯片，当设计足够接近二维空间时，第三个维度就是二阶效应。但是一旦存在多个板、柔性板或者背板，那么第三个维度就变得尤为重要。此外，信号并不会像有魔法一样从一块板传输到另一块板，板与板之间还存在连接器、电缆、插座等器件。! s2 e" t: T0 w/ [) m% e7 B
6 s! c( v' I m# E0 [6 J- _
传统上，分析此类设计的方式是为每个互连模块创建一个单独的模型，然后在电路仿真工具中将这些模型级联在一起。然而这是一个容易出错的过程，特别是对于需要优化从连接器到PCB、或插座到PCB转化过程的最高速设计。
; |4 X6 Z' ]& G+ ESigrity 3D
) o3 G6 a( Z3 G! G6 [; |* I
- o) n% u7 B" x0 p- [7 I" C: v集成的3D设计及分析环境使PCB设计团队能够在Sigrity工具中实现PCB和IC封装高速互连的优化，然后在allegro PCB、Allegro Package Designer或Allegro SiP Layout中自动执行已优化的PCB和IC封装互连，而无需进行重新绘制。
) J' W4 Z" u/ R这自动化了传统上容易出错的手动过程。更通过消除重新绘制和重新编辑的步骤而节省了大量的设计周期。甚至通过减少原型迭代和设计返工，可以节省数十到数百万美金。
: f/ Z1 M. Q/ X# @6 T- ^; `3D Workbench. _8 i! \ U3 M) q5 ~
# s |% L, ~# n7 o1 }4 MSigrity 2018最新版提供的全新3D Workbench解决方案桥接了机械器件和PCB、IC封装的电子设计，从而将连接器、电缆、插座和PCB跳线作为同一模型，而无需再对板上的任何布线进行重复计算。对互联模型实施分段处理，在信号更具2D特性且可预测的位置进行切断。通过仅在必要时执行3D提取、对其余结构则进行快速精准的2D混合求解器提取、再将所有互联模型重新级联起来的方式，设计人员可实现跨多板信号的高效精确的端到端通道分析。
) `- {9 V' U" i, c1 J
8 A$ p8 Y$ w1 o9 d ~
此外，Sigrity 2018最新版为场求解器（如Sigrity PowerSI®技术）提供了刚柔结合的技术支持，可对经过刚性PCB材料到柔性材料的高速信号进行稳健的信号分析。设计刚柔结合产品的团队现在可以运用以往仅限于刚性PCB设计的技术，在PCB制造和材料工艺不断发展的同时开创分析实践的可持续性。 + k6 Y( Q* r/ q! w) b0 b+ x# ^
总结2 o F2 D+ X, y( }0 v! {
• 通过独特的3D设计和分析环境降低设计风险并节省设计周期时间 • 自动化PCB和IC封装的高速互连，而无需重新绘制 • 高效准确地对跨越多个电路板的信号进行完整的端到端通道分析 • 使用全新的3D Workbench技术，弥补了机械和电气领域之间的隔阂 • 对经过刚性PCB材料到柔性材料的高速信号进行分析 $ i7 [( n; Q( c4 g& Y4 Z
! m% C; O. M7 e! y f2 o
9 `" \$ U7 a6 h+ B
CDNLive中国站将于8月10日8:30-18:00在上海浦东嘉里大酒店举办，届时将集聚Cadence的技术用户、开发者与业界专家。您不仅能在现场获得Sigrity 3D技术的一手资讯，还能聆听设计者们的成功案例和解决经验，更将有机会和开发Cadence工具的技术专家们面对面的直接沟通！
0 J0 r) O1 t7 A, O: ?更多详情及在线报名请点击如下链接：
/ o/ T: m; r- u* g
' F- u" {' u/ e# [ | 
/1 
发表于 2018-8-3 11:58
