|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 姗姗的shanshan 于 2018-9-5 14:01 编辑
. S5 s6 t) s9 D; \* j
, Q% o9 c4 | N$ Q( V( G3 K, U* h6 Z# B0 k
' H6 k) W1 u& e/ Z/ o: F R2 r
( p9 \& v( B7 M. g+ G. f4 ?6 j! L. R 在信息日益成为一种重要资源的今天,强大的市场需求和微电子技术的发展促成了便携式电子系统的飞速发展。这些便携式电子设备, 不但对速度和面积要求非常高,而且对系统的平均功耗要求也很严格,使功耗问题日渐成为制约便携式电子设备发展的瓶颈。要获得高性能低功耗的方案,其实质也就是在处理速度、芯片面积和功耗上来权衡如何满足数字信号处理系统的要求。
; C9 W3 x: q0 v7 a6 f2 O0 ]0 {# d! s# _8 k# n
本文介绍了一种基于并行流水线的低功耗数字信号处理器(DSP) 的系统设计,以改善通用处理器的不足,应用于各种便携式系统中,以便取得良好的效果。 3 ^7 K0 L6 u$ h P; q, r
/ x9 a' a- t, n8 v" t! s
系统方案中, 基于流水线的结构从行为级方面降低了系统的功耗;时钟管理方案则可以允许系统在不同的工作模式下使用不同的工作频率,从而使每一个单项任务所消耗的功耗最小;增强型的哈佛结构存储管理可以大大提高系统的并行性,提高系统效率。5 ^, G( c4 V3 ]- r o! |1 g0 r# y+ g
' _4 \1 [4 Q4 d# A
$ x3 w# Y2 T% T6 z 1 流水线结构
7 j' i" Y, t. h" \& c* ]0 i- T- p& z, I/ X
流水线结构是芯片行为级降低功耗的主要方法之一, 下面简要分析其原理。在传统的分析方法中,CMOS电路的功耗可用下面的方程进行
+ t# S j# F6 w7 f) `- C2 h& @估计: % R0 Q. k/ |, ]" W$ u
9 h- e5 q/ r( r! e& S8 q* M7 B
4 ^; ^! h0 X+ v4 X) u, T; Q, k |
|
/1 
发表于 2018-9-5 13:57
收藏
淘帖
支持！
反对！