NPN管控制PMOS管的怪现象

haoxia01

如图所以，问题也描述在图上
! ?8 S. \+ O1 S) a& T' Q( @  f1.去掉负载，问题依旧存在
2.更换PMOS，问题依旧
: ?- h7 ~, K# M! p3.更换NPN，问题依旧
' d0 ~/ H& ~& s) L/ k& \5 Y6 W4.示波器捕获IO口和LDO的输出，纹波没问题
5.将R7改为200K,R9改为0R，问题依旧
6.将R7和R9都改为200K,电路工作正常
1 D  T1 O5 |' I6 }, _* N) p
猜测原因
3 j5 y& \  V7 y% [/ e9 c1.分压后，PMOS的开启电压由原来的Vgs=-3.3V至Vgs=-1.65V，漏极电流Id大约由3A至1.8A；
% [0 U/ y3 [& o& K: M" ]( D& t2.NPN的管，工作状态异常？无法说出个所以然来……3.下图是单位nC，我的理解这个量级也不会引起整个现象
/ B1 S) D6 b( N
3 ^, a5 \9 q7 x求论坛大神出手解答一下小弟的疑惑。


, L$ ^" n' L! F- d5 g9 u

Jujianjun

这个图画错了， PMOS右边G和D之间少了个电容，没有inrush control的作用

yhg-cad

R7上并个0.1UF的104电容试试。做成缓起电路。不然上电太快，冲击电流太大。
+ z* {+ E# S! _7 V9 T

大家伙好

这个现象应该是由于PMOS后端的电容引起的，PMOS导通的一瞬间，电容的充电电流很大

haoxia01

每次只要一发求助问题的帖，然后思路就清晰了，也就很快解决了。。
4 W7 }2 N+ m$ F# f' C1 o5 _# _4 ?$ i要给EDA365点赞了。
* r, R) \% \1 J' A  c" Q& R; Q2 L
解决思路
( d, {7 h7 V/ j0 y& p. D' S) f* L* P3 _1.通过现象分析后，既然通过电阻分压就解决，那么很可能是由于PMOS的开关导致的，
+ q. }2 i/ i3 I+ @2.如帖描述，通过分压减少的了Drain端的驱动能力，那么很可能是开关的瞬间导致的，
3.通过在R7和R9之间的点，并联电容到地。
' J4 ?2 Q  Y% d4 @    那么在初始态，电容通过S端过R7充满电，当IO口拉到后，NPN管导通，PMOS管的G极由于R9和C的存在，Vgs有一个缓慢由0V到-3.3的过程，其中到达Vt后，管子导通，并且逐渐使Id到最大。降低了开关瞬间对电源的冲击。
& J$ _' n  _' X) {2 |' X问题得以暂时解决！
留帖纪念

goodboy32

能不能说清楚你最后怎么改进的，直接贴图学习一下

Joen0_0

支持一个

haoxia01

goodboy32 发表于 2018-9-30 08:53
能不能说清楚你最后怎么改进的，直接贴图学习一下

在二楼写了呀，在R7-R9之间加了100nF电容到地
: D/ Q$ \% Q: ~5 B9 s

victor0123

学习了
" ~1 g0 Z0 B* Q' u7 P

lize314

学习了  我也用了NPN控制PMOS 还没开始调试

Linta

NPN管控制PMOS管用过很多，没碰到过你说的这种现象。

hegx_2008

学习了

hegx_2008

我也没碰到过

Joen0_0

三极管不要用IO口直接驱动B极

haoxia01

Jujianjun 发表于 2018-10-14 10:05
这个图画错了， PMOS右边G和D之间少了个电容，没有inrush control的作用

9 {. M2 b* R6 D, D6 j  z: {; ^多谢版主出手相助！
. N7 S4 W' W% F2 V7 p