allegro-ddr2,不使用t點設定來做等長

Apple0988

問一下壇上的前輩，allegro原廠說明的t點等長設定，想必大家都很熟悉，但是如果多花一點時間，直接在ECSET內設定，pin to pin等長來達到，不也一樣效果，問問各位前輩意見。

bazhonglei

不仅要T点等长，还要pin to pin等长。仅仅pin to pin等长是不行的

sprit_78

如果不用T点只用pin pair做的话，就需要在pin pair上同时设定 relative propagation delay和total Etch length两组规则，不然做不到...

Apple0988

sprit_78 发表于 2018-10-20 18:00
如果不用T点只用pin pair做的话，就需要在pin pair上同时设定 relative propagation delay和total Etch len ...

我研究看看

Apple0988

bazhonglei 发表于 2018-10-20 17:54
7 J; n; B, l0 ^5 i不仅要T点等长，还要pin to pin等长。仅仅pin to pin等长是不行的

* y% H2 X( Z  V$ P! u不存在t點設定，有t點的via，看來設定你所說t點via到DDR也要等長，無解，你樓下說的也做不到，那以前我們也是這樣做板子沒問題，可能是因為誤差比較小沒影響，但是誤差放大的話，你所說t點via到ddr的等長，這個問題就存在了。也是來使用allegro才發現這些問題，只能跟上面的反應了。

bazhonglei

无T点，via到ddr等长很麻烦，只能一条线一条线的比较，然后绕。板子要怎么做要看应用。要看你要什么样的性能。以前没有问题说明你的设计和你要求的性能相匹配或者和你说的一样线长误差小。但是真正的设计还是按要求来做 至少能大大减少出问题的几率。

Apple0988

bazhonglei 发表于 2018-10-20 18:53
! o3 x$ V! C% E" m8 d3 p无T点，via到ddr等长很麻烦，只能一条线一条线的比较，然后绕。板子要怎么做要看应用。要看你要什么样的性 ...

完全同意你所說的，這個項目日後會列入重要依據。

hshy

PIN toPIN是整条net等长，t点相当于分段等长，比PIN to PIN要求严格

Apple0988

hshy 发表于 2018-10-20 21:27
% I8 g, R7 M5 Z  Y# f3 bPIN toPIN是整条net等长，t点相当于分段等长，比PIN to PIN要求严格

' y: |: s9 z- ~' s不是啊  我是從CPU看到DDR1,CPU看到DDR2,才是所謂的PIN TO PIN  ,只是現在把中間那個分叉的點,所謂的T點,把它列入T點到DDR1,T點到DDR2,也需要等長,一般來說能做到50MIL以下是挺佳的,受限於出孔處,也沒有人調到10MIL以下吧

( m0 G; P; ?* n

Apple0988

bazhonglei 发表于 2018-10-20 18:53
% R$ S; v( b; ~1 r2 g0 E6 ?: R无T点，via到ddr等长很麻烦，只能一条线一条线的比较，然后绕。板子要怎么做要看应用。要看你要什么样的性 ...

如果設定完T點,再Sub-drawing回去,重新設定cm,包含了cpu到ddr ,t點到ddr,通通要等長,應該就可以滿足你所說的要求,這樣分析合理嗎?
+ l3 R2 r$ E) i9 D$ l6 H& J
8 t3 u4 k+ L  @7 v3 |5 p8 F. Y" I

bazhonglei

可以看这个例子

jordanli22

老手是不需要t点的  只有新人庞庞晃晃

trocipek

bobtraveltous 发表于 2018-10-20 22:07
不是啊  我是從CPU看到DDR1,CPU看到DDR2,才是所謂的PIN TO PIN  ,只是現在把中間那個分叉的點,所謂的T點, ...

T点都2片DDR正负误差5mil，你说能不能做到。
. W, N* F+ X. q6 |* ~7 S' a  M

deado

一个ddr2 有必要分段等长这么严格吗？
有没有高手说一下 这么做的必要性？