ddr3 layout求助

huo_xing · 发表于 2018-10-26 21:18

卐天道卍发表于 2018-10-23 21:13
5 ?; n" { d/ f已经是8层了，感觉cpu的ddr出pin有点怪，数据pin把地址pin完全包住了

8层pcb两颗DDR居然走不出来，这个有点玩[sub]笑吧。你去看看消费电子行业的电脑，手机，平板等，一般4~6层。
看这个cpu的引脚布局，可以考虑表层走2组数据+少量地址，底层走两组数据线+地址线。

Linta · 发表于 2018-10-29 11:42

进来学习一下

羽族 · 发表于 2018-10-30 13:42

看看资料吧，我们都是走六层出来的，八层应该没问题的

wwj04 · 发表于 2018-11-1 14:20

一般都是4到6层都能走出来吧

seawaterblue · 发表于 2018-11-2 17:35

让硬件把位号改成和demo板一样，DDR3部分的PCB可以直接copy过去~

aixiaoye · 发表于 2018-11-6 10:24

kevin890505 发表于 2018-10-24 09:408 i7 \# W% ?$ V i9 x1 ?
没啥奇怪额，2个DDR3可以T拓扑撒，两边DQ，中间地址刚好，然后背面走2组DQ线完全没问题，阻抗控制好 EMI也 ...

学习了

aixiaoye · 发表于 2018-11-6 10:42

超級狗发表于 2018-10-24 20:14% _8 ~8 x$ _3 w/ ~$ C. F- |
沒光（Micron）的文檔！

谢谢分享

东星耀阳孟 · 发表于 2018-11-6 17:07

看看，多谢

gs850997871 · 发表于 2018-11-6 17:24

学习一下了

coolboy_wang · 发表于 2019-3-30 20:33

xiaoxiaoya · 发表于 2019-4-25 09:34

看看

anguchou · 发表于 2019-10-15 19:13

:):)

帐号		自动登录	找回密码
密码			注册

推荐内容 /1