DC–DC 转换器为 GSPS ADC 提供高效输电网络

Diabloa

7 x% w" P( L/ M7 {& g9 m% W + |! L  y4 e1 KDC–DC 转换器为 GSPS ADC 提供高效输电网络 6 C) C) s+ ?$ s) |5 d3 PADC 在任何依赖外部（模拟）世界收集信息进行（数字）处理的系统中都是不可或缺的组成部分。从通信接收机和电子测试测量到军事和航空航天，这些系统在不同的应用中各有不同。硅片处理技术的发展（65 nm CMOS、28 nm CMOS等）使高速 ADC 得以跨越 GSPS（每秒千兆采样）门槛，同时提供12位或14位性能。对于系统设计人员来说，这意味着能用于数字处理的采样带宽更宽。出于环境和成本方面的考虑，系统设计人员不断尝试降低总功耗。一般而言，ADC 制造商建议采用低噪声 LDO（低压差）稳压器为 GSPS（或 RF 采样）ADC 供电，以便达到最高性能。然而，这种方式的输电网络 (PDN) 效率不高。设计人员对于使用开关稳压器直接为GSPS ADC 供电且不会大幅降低 ADC 性能的方法呼声渐高。 3 p1 v" W1 X8 C/ x' O解决方案是谨慎地进行 PDN 部署和布局布线，确保 ADC 性能不受影响。本文讨论了线性和开关电源的不同之处，并表明 GSPS ADC 与 DC-DC 转换器搭配使用可大幅改善系统能效，且不会影响 ADC 性能。本文通过输电网络组合探讨 GSPS ADC 性能，并对成本和性能进行了对比分析。 $ W. k! J. t' P  U  M* u通常建议 GSPS ADC 使用的 PDN   {1 K. t' e; _  H/ O* V 9 ^  E# o7 v2 J% v8 ^# c高带宽、高采样速率 ADC（或GSPS ADC）可以具有多个电源域（AVDD、DVDD等）。随着尺寸的缩小，不仅电源域增多，为 ADC 供电所需的不同电压数量也有所增加。新近的 GSPS ADC 设计最多有 7 个不同域和三种不同电压：1.25 V、2.5 V和3.3 V。 # W( G0 [4 r# `4 \) j “......GSPS ADC与DC-DC转换器搭配使用可大幅改善系统能效，且不会影响ADC性能。” , A: J/ x8 W: C/ C  i# n这些电源域和各种电压的日益普及是在这些采样速率下工作所必需的。它们可以确保各种电路域（采样、时钟、数字、串行器等）之间具有正确的隔离，同时使性能最优。正是因为这个原因，ADC 制造商才设计了评估板，并推荐详细的电源设计方案，确保最大程度降低风险，使性能最大化。 # E4 l+ J- o4 O4 Y% a9 A+ B' K9 L 9 f$ o/ l4 s" J例如，图 1 显示了一个 GSPS ADC 评估板使用的默 认PDN 的功能框图。根据 Vita57.1 规格，电源输入来自FMC（FPGA夹层卡）连接器供应的 12 V/1 A 和 3.3 V/3 A 电源。DC-DC 转换器用于使电压下降到可控水平，以便 LDO 能够在不进入热关断的情况下进行稳压操作。 + _. l3 B$ f7 F3 V% G# ~; F8 a1 I 图1：GSPS评估板使用的PDN 显而易见，这是一种昂贵的解决方案，有7个LDO稳压器，每个域一个。这款PDN也许是性能最优的，但肯定不是最具性价比的。系统设计人员认为部署含有多个GSPS ADC的系统非常有难度。 : n, p0 m1 E% m DC–DC 转换器驱动电源 通过移除为 1.25 V 域供电的单个 LDO，还可进一步简化 PDN。这是最高效、最具性价比的解决方案。这种方案的困难之处在于确保 DC-DC 转换器的操作稳定性，从而不影响 ADC 性能。单个 DC–DC 转换器驱动 GSPS ADC 所有 1.25 V 域的 PDN 如图 2 所示。 ; B5 c" K5 Q, g  m2 R , H1 V8 s0 P+ J# a9 e图2：使用DC-DC转换器为AD9680供电 比较不同的 PDN 对上面讨论的两个 PDN 进行了测试。图 3 显示了使用图 1 和图 2 所示 PDN 时的 SNR 性能比较。各奈奎斯特区使用数据手册推荐的设置。 * h/ a; T: k+ |+ Z- n' r4 k2 Z1 t 6 v8 n8 Y" ]) m# p* h" F! e图3：图1和图2所示PDN的性能比较 4 F9 P* u* V' K7 s) \仅使用 DC-DC 转换器为 GSPS ADC 的 1.25 V 域供电的 PDN 在各种输入频率下显示出了良好的性能。这证明了可以组合域，并在不损失大量 ADC 性能的情况下以高效率、高性价比的方式为它们供电。 开关杂散 除了噪声性能，由于采用了开关元件和磁性元件，因此还应当检查 DC-DC 转换器部署的杂散成分。此时，采用谨慎仔细的布局技术以降低接地环路和接地反弹将会是有好处的。有许多资源可帮助测量开关电源噪声。边带杂散出现基波的一侧，偏移频率为开关频率（本例中为 1.2 MHz）。DC-DC 转换器输出端的滤波器有助于降低输出FFT中表现出来的开关杂散，如图 4 所示，其中输入频率为 170 MHz。 & `) q" m$ g+ W ; B! U4 N8 ~! u9 C) p图4：170 MHz输入时的1.2 MHz边带开关杂散。杂散水平 = -105 dBFS 通过了解PSRR（电源抑制比）或ADC的电源域，可估算边带杂散水平。 7 f4 J+ W1 t3 [1 Z5 h6 n! s 结论 " [, h+ }: R5 Y# O0 M" n* N( u+ _9 ? 7 ]% ^8 C. k( [' N8 P- URF 采样（或GSPS）ADC 可对宽带宽进行数字化处理，在系统设计方面具有独特的优势。针对这些GSPS ADC，业界正在力求降低电源设计的复杂度、尺寸和成本。DC–DC 转换器实现的低噪声、高性价比 PDN 能够为 GSPS ADC 供电，同时对性能无任何影响。

0 W3 [) s4 d5 l" c4 Z

Mhza

好好学习，天天向上