|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 ygcgsa 于 2018-12-17 15:40 编辑 & s/ Q- x% |* @& y5 z/ l$ q
5 f) X- O6 n. s7 i/ |- k" z: f+ R某公司高级layout工程师面试题目，看看你会几题。. c8 Z: N' f# Y6 ~3 J0 h" [) Z" l/ U3 Z2 ~# p& d" @
0 w% `# u$ R6 d7 L3 L
是拉线工，还是高级工程师，看看你们平时的积累如何。% N( A! ~: m( I3 P
' @. _/ A( p, ]% b* m. m4 d8 n- e; ?9 O2 Q- t
1，pcb上的阻抗怎么控制？) W9 u, ?. ?. {9 D; | r
r. ]& Y; z: c" ?, a3 K2，信号线的传输速率是多少？
$ \/ B4 P* Y6 {) y/ F
0 s8 t0 C7 \, H; c5 p3，CMOS器件输入管脚在电路中要如何处理？为什么？
A0 R6 ^1 D, H/ o8 _0 u; |0 W3 ^ F( x: c2 i$ Y7 q
4，TTL电路不能直接驱动CMOS电路的原因是什么？, `) ?& p" d; l2 w' z2 D/ i
8 W/ Z" L% T( z8 t$ M6 Z7 t+ a p5，较长的时钟信号要走带状线的原因是什么？: \( j P9 G# r: F5 ]
_8 Y& O. a- G4 [; u7 I+ G! L5 O9 @$ p
6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。
# N4 D# g9 |9 e% V0 a; R+ K3 F( Y6 J: n d: I
7，ODT信号有什么作用？layout应如何处理？! l7 v# w( J) ~& Q% K3 {" h! l1 J' T' N/ Y( x6 b
" @- f- l& g9 V
I: F9 j0 d- \( H8，VTT和VREF是否能共用？为什么？$ N6 u/ K$ J& b1 M
$ A: P" `. b& ~+ L8 |6 [. y3 S3 K$ P" y& z: s$ Z: F3 U1 x; A- l2 Z: S0 l O, N8 [, D# I. ~
9，DDR3的最高工作频率是多少？# J6 ^* o0 U; v6 `7 e8 P
2 ]6 V/ b" J/ @( F- M" M+ s+ z( f- v P9 [) I% s! ^7 z$ j6 c9 p( p `7 O+ f1 k
10，多片DDR3为什么优先走fly-by拓扑？ |
* \0 ^9 Y# r1 c0 g+ B8 M2 w! ?9 i |
|
/1 
发表于 2018-12-17 15:38
收藏
淘帖
支持！
反对！
发表于 2019-1-18 11:38