找回密码
 注册
关于网站域名变更的通知
查看: 7889|回复: 59
打印 上一主题 下一主题

上拉电阻与下拉电阻选择

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-1-25 16:31 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
常见各类技术资料上,有些技术规范写道“无用的管脚不允许悬空状态,必须接上拉或下拉电阻以提供确定的工作状态”。
! b5 C% e2 Z9 j1 g# a这个提法基本是对的,但也不全对。下面详细加以说明。
1 D& T- L$ V; j" S6 V% N
5 Y) f$ D; A7 w管脚上拉下拉电阻设计出发点有两个:7 \- w& p# f- |- T/ c/ d
一个是在正常工作或单一故障状态下,管脚均不应出现不定状态,如接头脱落后导致的管脚悬空;
: M( J: D( @, o, Q8 t; X3 `6 F二是从功耗的角度考虑,就是在长时间的管脚等待状态下,管脚端口的电阻上不应消耗太多电流,尤其是对电池供电设备。4 m6 @! D8 o) C$ M

8 O/ ^9 a, r5 x; c从抗扰的角度,信号端口优选上拉电阻。上拉电阻时,在待机状态下,源端输入常为高阻态,如果没有上拉电阻或下拉电阻,输入导线呈现天线效应,一旦管脚受到辐射干扰,管脚输入状态极容易被感应发生变化。所以,这个电阻是肯定要加的。下一个问题就是加上拉还是下拉。
/ H6 A" Z9 J0 f: i2 k3 g% i3 {' A如果加了下拉,在平常状态下,输入表现为低电平,但辐射干扰进来后,会通过下拉电阻泻放到地,就会发生从Low—High的一个跳变,产生误触发。相当于一个乞丐,你给了他10万元,他的生活方式就会从穷人到富人发生一个改变。
9 H' S) U5 u: n" e- V2 I但如果加了上拉电阻,在平常状态下,输入表现为高电平,辐射干扰进来后,如果低也没关系,上拉电阻会将输入端钳位在高电平,如果辐射干扰强,超过了Vcc的电平,导线上的高电平干扰会通过上拉电阻泻放到Vcc上去,无论怎样干扰,都只会发生High—Higher的变化,不会产生误触发。相当于人家本来是一个富豪,你给了他10万元,他的生活方式不会发生任何的改变。. @1 d7 E2 ^8 R7 ^* c
    图1和图2是干扰状态下的电平示意图。图2中的低电平由VL变为VL+ΔV时,产生了从低电平到高电平的跳变,有可能使后级电路误动作的风险。
1 c+ m' f+ j& {6 _' `3 |2 ^    下一个问题就是,确定了用上拉电阻后,是不是上拉电阻就可以随便选了呢?答案当然是“no”。(如图3)
, _# l9 w' J, m: Z
- q4 c8 f! s0 C9 T6 I0 v0 p( t9 ^
9 y- M0 ~) a( Q5 M3 a: l4 n  }+ I
& e9 w* w! F* }" t
+ L' _5 t. Y- \7 i6 s8 W5 s" T8 ^

4 a0 [% H; t9 _6 x    在前极输出高电平时,Vout输出电流,U为高电平。有两种情况:( j8 n( l- R0 G

+ g' L0 j# i6 y/ E; IA、当I0 >= I1 + I2
) B5 G2 F, q2 U5 F" D    这种情况下,RL1和RL2两个负载不会通过R取电流,因此对R阻值大小要求不高,通常4.7 KΩ<R<20 KΩ即可。此时R的主要作用是增加信号可靠性,当Vout连线松动或脱落时,抑制电路产生鞭状天线效应吸收干扰。- E, @0 j3 p. {1 p: X8 M
B、当I0 < I1 + I2
8 ?5 e- }/ m/ ~% }- V# v! H( ?    I0 +I= I1 + I2& N9 f- r& F0 }1 O4 Z+ Z5 d
    U=VCC-IR! P# `& B( P, k: `( |
    U>=VHmin
/ \/ \9 L) @" r: k" u1 m4 Z# q# @    由以上三式计算得出,R<=(VCC- VHmin)/I4 F, Q# s" Y5 c5 ?' u
    其中,I0、I1、I2都是可以从datasheet查到的,I就可以求出来,VHmin也是可以查到的。
! R1 C9 W* P0 J" g
9 x  L6 B& Y9 Y8 ?$ h6 V8 a" Q    当前极Vout输出低电平时,各管脚均为灌电流,则:
9 N% O- ?) K2 B) @* C8 \- X    I’= I1’ + I2’ +I0’
4 H7 A4 S8 e) K1 P" c    U’ =VCC-I’ R
$ f; y4 m) Q! x, _# i    U’ <=VLmax: H3 G: l) n: p
以上三式可以得出:R>=(VCC- VLmax)/I’
1 x3 p) X5 t: Z+ [/ _# N& I 5 [/ O; s" `. o  X8 F" ]7 H' t# A
    由以上二式计算出R的上限值和下限值,从中取一个较靠近中间状态的值即可。
. ]4 c3 L  M9 {$ r1 _   注意,如果负载的个数大小不定的话,要按照最坏的情况计算,上限值要按负载最多的时候计算,下限值要按负载最少的计算。
: |" U# O! H( ?
  j! u. V5 M, _: y# [1 `: O4 ?    另一种选择方式是基于功耗的考虑。根据电路实际应用时,输出信号状态的频率或时间比选择。若信号Vout长期处于低电平,宜选择下拉电阻;若长期处于高电平,宜选择上拉电阻。为的是静态电流小。( C9 |& n5 Y+ O9 ~% M% |; k
   
! J1 V6 V. s- u: H; v* b
: q4 G( H6 I) T

点评

谢谢分享!: 5.0
谢谢分享!: 5
  发表于 2019-5-30 14:33

该用户从未签到

推荐
 楼主| 发表于 2019-2-14 09:41 | 只看该作者
zc_eda 发表于 2019-2-11 15:50
+ ]& ^; f5 m6 V1 c$ b上下拉电阻阻值的选择还要考虑传输速度、输入输出高低电平范围~
4 O; v8 p3 {. A8 q  W" v# u
是的呢,赞成/ g; J5 w- `0 b$ u/ Z/ f
  • TA的每日心情
    开心
    2024-7-22 15:07
  • 签到天数: 101 天

    [LV.6]常住居民II

    推荐
    发表于 2020-7-7 17:02 | 只看该作者
    看看                     

    该用户从未签到

    6#
     楼主| 发表于 2019-2-2 09:11 | 只看该作者
    chen27527 发表于 2019-1-28 10:17) J3 A& D5 ]( E5 W+ }$ X
    学习了
    % i' h3 O" H! j7 N% X; w( O
    谢谢支持1 B0 h8 V& ?6 D2 P6 b, {( Y( O

    该用户从未签到

    7#
    发表于 2019-2-11 15:50 | 只看该作者
    上下拉电阻阻值的选择还要考虑传输速度、输入输出高低电平范围~

    点评

    是的呢,赞成  详情 回复 发表于 2019-2-14 09:41

    该用户从未签到

    9#
     楼主| 发表于 2019-2-15 13:17 | 只看该作者
    jccj_wan 发表于 2019-2-14 17:59# V9 d; S! k2 F
    学习!!

    9 `* b- f, _2 a一起学习
    # y* y1 t7 @/ m+ |* J3 n+ E
    * T  P" J, e8 H( }

    该用户从未签到

    11#
     楼主| 发表于 2019-2-19 11:02 | 只看该作者
    金子1994 发表于 2019-2-15 14:53+ O- M! z3 b6 T  [' m% E
    学习了。

    + T# Z2 Z. c8 t3 l一起学习4 @& I1 j: k% U2 D/ y

    该用户从未签到

    12#
    发表于 2019-2-19 11:26 | 只看该作者
    学习了,下拉是否可以省功耗呢?

    该用户从未签到

    13#
    发表于 2019-3-2 10:16 | 只看该作者
    + W$ R! d/ g4 I8 s( p/ M) u

    该用户从未签到

    16#
    发表于 2019-3-14 15:06 | 只看该作者
    学习了,多谢楼主分享
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-20 02:49 , Processed in 0.156250 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表