|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
电源大师告诉你电源设计中PCB的走线要点3 F" s5 G, {; f. x( ~3 ^
关于电源PCB布局、布线、调试问题，作为电子行业的从业人，心中定然都有自己的一套操作习惯。
1 N8 P% \- U. M/ i; J1 M* J7 J$ ^
9 R0 a! |4 L# |& D电源工程师必须与PCB Layout工程师紧密合作以应对极具挑战的电源设计，一味蛮干并非解决事情的最好方法。; U: I4 F% \/ @ Q& K5 m$ J
3 c* T) V1 }) K! V. b8 \5 ^) W& ~在电源设计中，还需注意一下几点：
- N) }( {% Y$ G5 c7 ?* N/ r8 Q/ B/ I' l+ K8 c b
在系统设计布局规划上，电源电路应该尽可能靠近负载电路; Q/ U% H$ O% }1 e
5 P' `/ k5 _9 c' K散热回路应该尽可能靠近电源电路以减少热阻0 `1 f! X' N1 _# T
. s& f% P4 [4 r. e1 u8 t: m5 O# O选择正确的板层数量和铜厚2 K5 C- S7 B) K9 A6 D. y" b& T q
7 K3 [/ Q- J) S% D) s5 l5 r在有散热对流的板上，注意大尺寸的被动器件（电感，大电容）布局
6 V* M r* F& F% z4 [/ G5 h5 D+ O# P5 i4 B/ x& E- T( V2 H7 L* k0 W& U& J! d
不要阻碍芯片和MOSFET的空气对流+ I" `8 J! a7 L7 C6 |" W: t( J; O0 s
6 B* D) d+ i; L/ `; Q1 \在板层堆叠问题和电路板布局及走线问题中，主要采用优劣对比的方式讲解，有对比更易掌握优先方式。; [2 s: C9 }! l# l2 K1 n/ j, D6 _
$ y; t% f/ L. _$ @! b
板层堆叠问题
, m8 f# s3 B/ n5 {哪一种板层堆叠设计最优？- @& ]" l! u) n' s3 o
& r. _+ J0 C6 h2 M" Z4 @3 e( ?' B
, ?9 x h2 U2 t- e4 `1 a1 D" C% c3 M3 M6 n# ]% v+ U7 G5 b6 h
! m7 i! p+ x+ P# A& @* [
7 X& D1 v/ \, [7 Z3 }: z
• 阻抗基准：& H9 A+ o: R( c% V! \' ?
) Q- w9 g4 o- S5 L# D
通常选择直流电源或地平面作为交流参考平面。
) z( Q8 w' S' G6 v; A! }; m: l% G: A* L# Y, I4 b* ]
• 一个基本的准则：9 `$ A' ~4 R+ f9 W! q; |5 H
" c+ q; I* T, \( k% t$ v一般情况下，不应分割多层PCB设计的参考平面。
* L0 Z) O* z+ r0 U. `5 q! D; O# z' w! |
电路板布局及走线
/ ~8 E K$ l" C# r5 j4 j, d
9 X" q4 v4 b* Z
8 M2 L n6 _2 D/ Q+ z; [
8 O" F3 j4 h* ?3 P$ F小信号走线不得不在参考层走线
1 V6 M: N+ _% v; ^: g- t: {+ U. [9 ]
请选择对阻抗影响最小的走线而非横跨走线以降低电源参考层的阻抗" A( d" f7 @+ B+ a/ E0 c8 p% A
2 u( L; S# D. Q! N" b
% \4 ^# }* x' o/ Q$ Q4 ?# J& m( y1 @. {! H9 T9 D
功率器件铺铜尽可能宽、短$ d a) n7 m% d+ Y) Y, a7 O. c( }
4 Y$ v; T1 r4 r8 L8 u, o0 C& [; {层间连接用多个过孔降低阻抗& m. }+ V7 T) _- h0 Y
+ O# g: U0 v0 C# `$ F- X$ w
功率元件焊盘与铜箔的连接禁止用很细的走线或者十字连接
3 f) ~: j5 H- n8 V) F3 U2 p5 R% P- v/ O* U Q5 Y) A$ ?
尽可能降低走线的阻抗; x8 Z3 U7 S& T3 Z) n. n
3 J1 h+ k8 E6 x7 c9 y
铜厚和宽度计算
2 K( u' x: q; v5 U本部分主要涉及计算的公式，配以一个示例，理解起来也更容易些！
A* M& W2 B3 f# w' j1 W8 U o+ a
5 {1 [6 t! d4 y0 m• Copper resistivity (Ohm/cm)：（铜电阻率）) ]) A5 S6 p5 g0 t
, g( P* o# a! A# u- i: j' f
. I# S& }! G6 _6 u1 \: r' P5 `
7 G1 d) U; i+ F1 b! I# R3 }( T p( o" I• Resistance of copper（铜电阻）：0 y0 [. D) n. o9 P% |
0 d$ P" W8 f, ?! w8 |7 w+ [- r0 t- y1 z
. T# o% p* b/ @
3 i) T; H0 `& M: m- U' `/ P% Y. Y' H4 s. w! D: i
• 范例：
2 u- w; K/ z R y, W0 _+ P/ q0 e, l# r$ E3 P* e- j! L
% {5 L' A( S$ T/ r! k$ O3 g; V% f
- a$ @3 x7 Q+ r0 e' D8 v• 总结与建议：6 \. @+ V+ p* c( v I
8 o9 H# {9 \: p0 E0.5 Oz铜厚 =0.7mil=17.78uM
& C* M( U9 @' W: A7 d8 e+ L: Z `. n& U8 a: P/ T0 J/ g
1.0 Oz 铜厚=1.4mil=35.56uM
0 I# ^% _+ c P" H& T' P$ p
$ W2 Y3 I3 H( _: h& q" Z2.0 Oz 铜厚=2.8mil=71.12uM; {3 L+ [5 K. `% q! P) M) E8 K
9 A( O; f" k' F, P
4.0 Oz 铜厚=5.6mil=142.24uM
2 J# ~' F3 ?, M9 ?' a# o
T1 B: a7 ~4 z6 k- d L5 N' D对于所有功率系统设计， 推荐使用2OZ甚至更厚的铜厚
5 o* J+ P1 k6 A$ ~
+ w2 U( V+ Y9 W2 N: O3 R* WBUCK电路布局及走线$ q* W& G$ ?3 R/ d4 d1 w
9 u5 f# h* y$ x$ g; R, f, ~
. ~* S' u; e' O- F, n' L; @3 p7 h$ f- [3 t- M7 R) v9 {, P: }2 c* c
2 V8 l- e$ R3 ~
找到连续电流和断续电流的回路
6 l7 [% d# G5 i2 q$ Y3 J7 v6 ]/ Z- a# D, Q) ^" ^5 M; i
特别注意使得流过脉冲电流的回路面积最小，dV/dt的开关点与其他线路隔开. u! X8 [! X- u2 d/ E v/ h) [
! Y8 V" @" p) z% V" x' {4 ^: w0 P
BOOST电路布局及走线& X0 l. k6 w |7 u3 Y( Z- r
0 z F/ r# f" L- P1 I) `
9 }+ [: @5 m6 n7 s5 C% l$ a
+ R q% K# ~( U" K& g
$ i; K0 i# y- _1 Z0 R输出侧的脉冲电流回路所围的区域应尽可能小
C* m' }# j- |9 M4 O: k2 d" A, D( t% o6 }& `4 I
走线注意事项
" T1 ?- Y( b' h* l2 h# n' C• 最敏感的走线5 `6 L. W4 W4 W- k
3 z* V6 V# \" N4 u
电流采样(Sense+/-), 误差放大器输入引脚(Vfb), 误差放大器输出引脚(ITH or VComp), SGND
( B% s* l- ^: O: k! `# ?, ^1 f+ G6 o; t( V0 D1 I# F
-Sense+ / - 尽量成对走线，或走差分线
1 G6 H# E& ]$ ?* O- F4 T" x/ u, J/ E% f+ U& e% R4 e
走线空间尽量小，滤波电容靠近芯片引脚，滤波电阻靠近滤波电容。+ o% Z- U$ q9 |3 @
% R9 m4 C. _- P; Q0 c* ]% }# y
-其他敏感信号远离噪声大的走线
; A/ ]! k/ G/ X! P, b8 d
( x" X6 |# Q% Y& E. m Q/ f% i• 比较敏感的走线
% I3 l' g& n& j7 L# w7 w) s4 c# Q9 O
! B& o4 ?0 y8 V* r0 L远端输出电压侦测运放的输入／输出 (Vos+/-, Diffout), 同步脉冲输入端 (PLLFTR), 同步脉冲输出端 (CLKOUT)
. n( C* T& O. ]6 m' g1 f
! d" p l2 |2 s( O -同步脉冲输出端 (CLKOUT) 是一个敏感信号，同时也是噪声较高的信号，与其他的小信号走线分开。
1 W; q+ A' j) ~! N
8 }0 K7 y/ W/ ~• 噪声最大的走线 / h0 j" P) N0 D: P. r: [/ C" V
8 J5 S& U$ q! h/ Q
SW, TG, BOOST, BG
* V8 t8 L/ C! M: O+ x! T5 i- k6 O* T
-与其他的敏感走线分开
2 B: J7 F+ e; {7 D, [- `
' M7 q" Y$ r# u3 @+ K -在相邻的两层上避免SW铺铜与敏感走线重叠
# Z! y0 i8 o8 b- A* x# z7 K6 k$ g; y+ _- Z
-SW和TG走线尽量近的走线或差分线，以降低回路的阻抗- ?8 w# g9 B# U! m7 o) `' q/ z
) U* J. e p4 z @8 M! C" c • 功率部分
& ]0 l; A" v8 |( ]' O- r5 g# e
s. N% p7 B8 u0 t8 @( P& ~ -功率器件摆放8 Q' h' [1 o5 |
4 S6 ~$ I& F/ Z3 W
-铺铜规划 Q0 N( _8 C) O$ O( g, o
' A, r; N, r8 K- T- R K! j4 Q/ ?: G0 _
-找出有电流断续的回路' c9 h( V' [+ y5 f1 S% j
C% O9 n/ E4 U; J) S4 H -去耦电容距离MOSFET近; X+ Q4 |( K: h! b
4 n7 ~4 |+ y& @5 ]9 M3 S9 J
-大电流走线短、宽，过孔多0 r# r9 T* u& r3 }9 ]
# w2 J! r6 Y, a • 控制器部分
: W4 J$ \* C) V8 L
0 j, b* R0 _; a$ _! ] Y -去耦电容距离芯片近9 K) W) b4 y: D4 e6 c2 l, o
* w+ b* e; D7 C -SGND、PGND分开
4 N9 Z& [) l2 _) t2 S3 A1 i. n' @) `! ?$ T: O1 f: d8 R+ B
-电流采样电路
* V: x* f/ R; u7 B: }: @1 w9 a% m/ t% `# a% p, \* T, a
-敏感走线、噪声高的走线分开
I6 e' i+ F1 e" I4 }( M% g$ {+ ?, c! i7 J& B
-驱动信号走线: g. |& \6 w8 J3 c! y9 O
! s5 \# C: ]9 E& | -选择合适的线宽1 N6 s0 S2 ?3 s0 K( z
) A1 G7 O% j3 Q; M
布局走线分析范例
' N1 I# ?2 V5 G: U: d: T, C- t5 |( u! U7 I0 N+ i
$ a2 Z; h* q9 l) [
( c. Z6 o/ u) T, B% P; z |
|
/1 
发表于 2019-2-18 14:22
收藏
淘帖
支持！
反对！