TA的每日心情 | 开心 2019-11-20 15:00 |
---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
电脑主板的 电磁兼容设计以及PCB review rule
' I# ]1 g% h7 G% @) Q; V$ E7 r0 }7 `+ k3 N I% @
# B7 b, ^3 P+ O) V% i9 u
1、保证回返电流的完整
' V3 q' y& d0 K$ ^, B9 q# R1)、对于CLK信号线,换参考面及跨切割均要预留电容。" W. w- v* W$ Q1 b& |9 B
% n5 T0 ]: f! H; j1 x6 l
2)、对于USB,RGB,LAN这些对噪声敏感的信号线换层及跨切割同样预留电容。 % _1 Y9 s' N' {6 U
5 I: k" w- C9 w8 d' B$ X! a
3)、其它的信号线如果有很多组同时换层或跨切割时预留电容。
+ j9 `2 D8 P( a1 Z
$ ~; E% |$ ~9 C3 Z4)、尽量通过修改Placement和调整切割线避免跨切割。
4 ~. v/ Q- N7 C0 p1 ~* h- }& w9 {7 N# Z' U1 s' k; h, L
5)、CLK回返电流的完整。
! p$ J0 n9 t( }0 o+ S6 p
/ W, E% p$ P4 G7 s) v" a/ \9 a6)、由于回返电流并不是线状分布,而是面状分布,所以CLK信号线距离板边缘至少50mils。
0 o s) D- b8 r5 A2 v( x
' H2 I- ?$ q. ]5 |8 e3 i: F7)、尽量避免在Slot下方走线及绕线,距离参考面的切割线至少20mils,还要注意每条CLK。 另外Trace走过的地方是否由于某处打孔过多破坏了GND的完整从而破坏了回返电流的完整。6 i& u. w. Z* s4 q% e& f* l( `9 ~
& H* p: W! o: O; M. d: m
2、隔离-光耦和和IO区隔离 6 n' l1 l* v9 A7 S2 ~
1)、首先是trace间的隔离,也就是避免线间耦和,注意级连藕和。隔离原则包括:CLK与IO。 Trace间至少30mils;CLK与电源trace和电源的shape至少20mils;在必要和有条件的情况下也可以保证IO和电源间距至少20mils (一般情况下电源带的噪声较多) 切割线原则,在IO connector处的VCC和GND都要切割,切割保持一致,GND留大约30mils缺口,有时为了避免重要信号线如USB,LAN的信号线跨切割,或很多信号线跨切割,VCC和GND切割也可不同,视具体情况而定,切割注意bypass电容的下地pin尽量放在IO区,电感跨在切割线上CLK。
. U, t7 s8 }: g: b3 K( ]9 g" A- F
2)、Generator处的切割,有两种方式:一种是VCC切割成GND,GND不切割;另一种是VCC切割成POWER,GND切割并在CLK出口处留缺口,自己曾用过的两种结合的方法,即VCC切割成GND,GND也切割留缺口,切割时注意CLK区域的零件和外部零件的区分,不相关走线不要走进CLK区域,如从+3V到CLK+3V的电感最好跨在切割线上 。电源噪声隔离对于IO connector如有连接电源的pin脚,此电源要特别注意,其滤波电感跨在切割线上,保证电感前后的走线在各自区域,检查电源走线并在必要的地方预留电容。
1 Y8 q! W5 y+ P: I1 [
" u$ N- D6 K( H; W3 G9 _8 n' J- q3、电容原则-电容的位置和连接 8 @' H7 V/ b0 x$ |/ z0 p: ~7 h( r
为了尽可能发挥电容的作用保证电容的有效性需注意以下几点: X* c) N# {: i9 @
1)、IO的bypass电容尽量靠近IO的pin脚保证信号线进入connector前最后连接的是bypass电容电源的decoupling电容尽量靠近IC; % w1 Q1 D9 U# U8 } }" C
: y v3 d9 j) M- u8 ^% i7 ]2)、连接电容的方式尽量避免用分支连接避免两个电容共享同一个GND的pin脚除了重要信号线跨切割换层所需预留电容外其它所需。预留电容还包括: " K# v7 `, ?2 T1 u. B0 c% t
a、一些离CLK较近又与IO有联系的电源trace;: t# B8 j- i1 k6 ~+ D
b、与IO相邻的电源区块预留decoupling电容; & q( u. H" _9 v3 O; y; O
c、一些靠近IO区的细长电源区块和shape预留decoupling电容;
7 e7 S& U$ a& I d、PCI Slot和AGP slot附近预留decoupling电容. H* p* i9 r# h
; B l9 ]1 r( C! ? A- l
4、信号线分类 1 [2 [) J7 o% U
1)、高速信号线
' J+ p; `+ t8 {: R* ?- S一般都是从CLK, Generator出来的CLK信信号,具体包括到CPU、南北桥、Super IO、Bios、AC97、PCI Slot,名字上一般带有CLK或CK,有时是带数字(14.33、48、66等指示此CLK的频率) 除CLK generator外,还有CLK buffer(一个CLK输入,几条相同CLK输出)和南侨可能有CLK输出,北桥或CPU也会有到DDR的CLK信号线除CLK线外,主要IC间的bus,IC到AGP,PCI 的Slot和HDD Slot的信号线也属高速线。USB、LAN、1394的差分信号线也属高速线,如要在换层和跨切割中选择的话,宁愿跨切割。
1 D, i# T3 x( h9 G
) w6 Y5 |0 r7 t% e' w4 i2)、IO信号线$ g* K8 ^" X* N2 c
a、KB和MS,电感加电容滤波。 4 E% T5 r- f2 m, F
b、LPT,COM,电容滤波。3 W8 f h. W/ P( u" @2 e& K
c、VGA π型滤波(10pf + Bead BK1608LL680_68_6 + 10pf )。
4 w T! e4 b K/ b7 u O d、USB,1394,0R电阻和Choke共lLayout。
( ^- p8 M6 M9 G6 D1 @9 }3 k e、LAN,一般会有LAN Transformer(Giga Lan 偶尔用LC filter)。9 }6 r& c7 Q$ |# r6 I
. g& N' P5 ~+ M5 `. c
3)、其它需注意的信号线
. ?6 y+ g1 ^' s0 k) a a、Front Panel信号线,有必要的信号线预留滤波电容。
0 Z8 G! L- r. k& E- b b、CPU Fan的Connector接线,有必要的预留滤波电容。3 | X; z+ V" b* B
c、Power connector中的部分信号线,有必要时预留电容或预留0R电阻。 |
|