这个做开关电路有没有问题

th2010-gc01

hyz12888 发表于 2019-3-7 09:10
我是想实现PMOS导通后输入会拉低

+ X( _1 l& F0 G2 |2 F) ]: `; O, }那你输入要有电阻隔离才行！

shineysunwxy

我之前说的逻辑是没问题的，我刚下了个AO3423的资料看了一下，这个管子的VGS是8V，你这电路高电平只有3.3V，低电平为0V，压差达不到管子的开启条件，你重新选个管子试试，要开启电压小点的。

KOGBOYQQ

你的電路P4_0，LOW的時候Q3 pin2-3.3V，pin3-0V
9 ]$ b& V: g. E4 @' cP4_0 high的時候Q3 pin-3.3V, pin3-3.3V  
是嗎？

hyz12888

KOGBOYQQ 发表于 2019-3-7 16:58
  F4 M' q0 ~4 p" q0 j你的電路P4_0，LOW的時候Q3 pin2-3.3V，pin3-0V
0 ]$ h5 {: K. `P4_0 high的時候Q3 pin-3.3V, pin3-3.3V  
! G4 o. L' M" Z* `4 f+ ~是嗎？

P4_0是单片机给高，NPN导通，PMOS G极变低，我想实现PMOS输入脚拉低
; S6 c# {4 B4 W  s2 \9 [# {; Q

KOGBOYQQ

你提到SPI1_MOSI 一直有3.3V，如果SPI1_MOSI一直都是3.3V就算Q3_PMOS有開啟，SPI1_MOSI也不會變LOW

ArthurGXH

看这图是不是你想要的。
# x1 j- k9 z/ L- ~) ?

hyz12888

ArthurGXH 发表于 2019-3-11 08:48
! D% i  F+ j2 F看这图是不是你想要的。

& R& F$ W! I6 s7 Q! Y- G. M我现在就是这样用的

jaychiu

学习，学习！

Frank9523

楼主的图在于虽然PMOS在NPN三极管导通情况下，G极被拉低实现了VGS<0，满足PMOS导通的条件；但一旦PMOS导通，S极会被拉到D极电位（也即拉低），此时VGS约为0，不满足PMOS导通条件，又关断了；
21#的图可实现楼主想要的功能；

anguchou