DDR数据信号的理解 DQ DQS CLK

machongzhen · 发表于 2019-3-14 07:19

您需要登录才可以下载或查看，没有帐号？注册

x

DQ是数据，是DQS是控制DQ数据传输的时钟，CLK，是基频，可以这样理解吗？

cousins · 发表于 2019-3-24 18:35

CLK是bus clk，未做PLL前的才是基频。
DQS是strobe，起源同步数据选通作用，其机制可参考DQ触发器原理。

clp783 · 发表于 2019-3-26 11:39

学习了。

hexiu12278 · 发表于 2019-3-27 10:55

学习了。

ccdt · 发表于 2019-4-2 17:54

谢谢分享

cxhhqz · 发表于 2019-4-17 13:25

谢谢分享

yff014250 · 发表于 2019-4-27 11:06

学习

justeg2 · 发表于 2019-5-11 15:00

CLK是给命令和地址做参考时间用
DQS有（写）和出（读）的方向给DQ做参考时间，判断高低准位，和数据建立/保持时间用

xiaoxiaoya · 发表于 2019-5-14 10:50

学习学习

samuel_sz · 发表于 2019-7-20 09:50

学习学习

worde · 发表于 2019-9-29 11:07

路过，看看，

anguchou · 发表于 2019-11-7 00:24

:):)

CAM365 · 发表于 2019-11-7 09:17

百度

帐号		自动登录	找回密码
密码			注册

[仿真讨论] DDR数据信号的理解 DQ DQS CLK