SDRAM 时序仿真求教？

chinajszcw · 发表于 2009-4-27 10:45

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 chinajszcw 于 2009-4-27 12:04 编辑

不是都说100M的SDRAM布线很简单，不需要考虑什么的吗？

怎么我布的时候考虑了等长，用HyperLynx进行时序仿真时，却似乎冒出了些疑问呢？

下面是我所仿真出的 “CPU写SDRAM ”的一些飞行时间数据。用的芯片为S3C2440 和 hy57v561620。

网络名 ' y4 q0 F9 T- u. ~, U4 e- ^	上升 3 `/ k$ s3 N ~. L: f/ V				下降 ( q7 `- B! H5 z# h b, C
网络名 ' y4 q0 F9 T- u. ~, U4 e- ^	最小飞行时间(ns) 2 s) ^* Z- g7 F! }- ?, G$ ^) ?		最大飞行时间(ns) 9 h7 J, D7 Q. L		最小飞行时间(ns) ; _3 `( A% _' W/ N		最大飞行时间(ns) 3 I% ]$ ^' i8 M, p' e8 M
LDATA0 ' S+ _8 R) @7 P2 H8 _2 M _	1.001-0.687 8 H/ P5 s. }0 N8 K; f! H0 U. B3 Q	0.314 1 o# x- S+ D4 r) \|& D8 `: c	6.114-0.687 : U$ F; C: j) `! u	5.427 & ~, k% l) g! D8 A. B	1.158-0.922 ' D* D6 @* H3 o2 s4 i	0.236 : I' m' r7 c/ a2 Y/ J& ]	1.413-0.922 ' @ \6 E; \|/ H	0.491 ) A3 N1 w9 Z0 `& \|* X, k3 C
LDATA1 ' d5 S% a3 z0 j( u, i	0.962-0.687 % z' d- R& C r, E, n5 s	0.275 2 ]' H4 k: F2 u9 w: D: j" \|2 f	5.715-0.687 , D3 C7 \; h9 P* I9 z) g	5.028 4 _, q: Z x5 t9 a9 D0 d6 U	1.129-0.903 3 W9 ~0 d& J- U+ i3 j	0.226 ' j1 ~& A4 x7 S6 b( j/ f# L* j- G	1.374-0.903 8 C/ v+ m4 s2 G& w T$ B& ^8 `6 m	0.471 5 w) h8 [; _' f3 Q, j
LDATA2 5 l% @" M, I3 }0 y/ e- h	0.911-0.687 - J+ K' a/ j1 `2 ]9 y3 k: g5 T4 F	0.224 # v! s4 P" Z3 w! Q	5.967-0.687 ( H5 J; I( z% G+ p- R B/ y	5.28 ) b& o1 Y6 f- a" M* D2 U$ p	1.148-0.913 # w5 d9 Y* \|/ X	0.235 + ?6 Z. p( j' K8 `, _* c	1.394-0.913 # b$ W1 `# R7 D: B f	0.481 8 [! P2 k9 N0 x$ s
LDATA3 4 g: ^4 D8 H( b, ]- n	0.962-0.687 ' e6 n; m2 U, Q# I	0.275 5 M R5 ]. w1 L: ?	5.761-0.687 " X1 W# M% h! E6 C	5.074 7 a( ?0 W' i/ F5 b8 _: W, W	1.119-0.913 7 v; F3 q4 p+ M) D4 z	0.206 # u* s/ A% e. r8 {, ] {	1.364-0.913 * w6 q4 \8 @0 M) \| L) T! m	0.451 9 P' O" W" _7 v1 i( g, v
LDATA4 . y6 S1 m8 u/ D5 }) \|# A. ^9 N6 q) M4 ]	0.981-0.687 $ O$ p4 y0 x! [: e1 w	0.294 . Z& _5 E! A* S' H& l	5.564-0.687 ' D7 Q, y: z9 b8 l+ I( a	4.877 ' v; z: x3 M: N1 G2 f# _	1.148-0.913 7 M* b h$ y( y* d7 w. \9 g) e	0.235 ' M+ V& c0 _& n3 X; { ]8 L+ I4 A	1.364-0.913 ( ^ M* P; T: c) j# ] u	0.451 - X) J" S3 I& K8 R) ~/ A
LDATA5 ) \ Q; b/ c4 W	0.962-0.667 $ s8 s/ E) b; o- _% x7 ~7 E# J	0.295 - C" D8 ~1 n" p. Q1 P6 S	5.368-0.667 + K% S- y# w1 P	4.701 + s/ ~0 a! {' D% q* H, G6 L	1.109-0.903 9 T2 T4 [2 R8 e4 M# ?+ V* l; @	0.206 & A' @# n4 l' ]) l3 e- M* P4 l	1.335-0.903 1 U$ y( z9 F" y: w' w2 [# z K	0.432 " q: i; L) l5 j4 t4 \|
LDATA6 ; s( s# f, {# G. [( @	0.981-0.677 - D9 F5 H/ B# H& K	0.304 " Y3 D! s) t: J$ t/ i	5.584-0.677 , V2 X8 o1 j* m# [; N! A' ?	4.907 5 Y. w6 i% {5 J# q: M% C. Y3 l7 M	1.138-0.913 * ]1 E/ I6 }; O0 A	0.225 * q$ j! L8 o2 R	1.354-0.913 $ j' O6 o' T$ J1 ^$ l5 [& Q2 y$ T	0.441 ( l' c6 Q6 r0 a- x ^# S) E- W
LDATA7 1 ~6 v4 e0 t6 e	1.099-0.687 # G0 x0 \5 r- \% c& \	0.412 : Y( ]! `+ E$ E- K; t' x	5.702-0.687 # b% }+ g: H: z6 M	5.015 / C; j b* B# T* M, w9 k# F	1.148-0.913 8 z, Z: N+ Q! y7 C9 K% a6 ?6 `	0.235 n3 x, F3 ]! w( W$ J4 Z	1.364-0.913 ; `- \|) n* S; ~# H, `) {5 x	0.451 / g9 S% N( J* ?1 u# C
LSCLK0 & C3 f6 C" T% ]$ b. N. g	0.962-0.677 2 @# \|/ ]& s: W' j' E& T. [3 J	0.285 " u, H: \| f: c) s# `	1.227-0.677 * S2 l6 R5 H$ W9 i0 c& Q	0.55 ! S* @ x" N! L+ p/ Z( k	1.119-0.913 % p& K: u* q8 Y7 n	0.206 & d; o q, \|( k! h9 l	1.384-0.913 ) s1 b& d/ \- u6 U% ?! v K3 \|	0.471 2 B3 V5 G1 q0 f( k; F! Y' H
LSCLK1 3 R. C. x0 }4 H& g	0.952-0.687 % z3 u6 f i3 L& {$ o0 j# k	0.265 % H6 I" r0 [' ?/ s	1.217-0.687 % ]& O, u! E6 n: y! A% R, L	0.53 0 B8 [ V4 w/ L+ \|. E7 `$ Q3 a	1.119-0.913 7 N" A- D6 g. t( A, r9 U, o$ }6 n4 U	0.206 ) R. J2 t3 r) \* \' h1 m: Q. O	1.384-0.913 + o( Y) G! s7 x, D6 }! q" a	0.471 3 y2 s# P8 a7 G

根据S3C2440A及hy57v561620 的数据手册查得：

下面根据公式: Tclk + Tclk-flight-min - Tpd-max-Tdata-flight-max > Tsetup
                  Tdata-flight-min + Tpd-min - Tclk-flight-max > Thold 计算建立时间及保持时间的充裕量。
其中: Tclk 为一个时钟周期的时间，此处为 1/100MHz = 10ns;
      Tclk-flight-min为时钟的最小飞行时间;
      Tclk-flight-max为时钟的最大飞行时间;
      Tdata-flight-min为数据的最小飞行时间;
      Tdata-flight-max为数据的最大飞行时间;
      Tpd-min为数据在cpu内部的最小延时，此处应该是1ns吧;
      Tpd-max为数据在cpu内部的最大延时，此处应该是4ns吧;

我用了仿真数据中的一组LDATA0数据进行计算，
得出：
10 + 0.206 － 4 － 5.427 = 0.779 < Tsetup的1.5ns

0.236 + 1 - 0.55 = 0.686 < Thold的0.8ns

两个公式都不成立，很是奇怪。

下面把小弟的hyp文件及所用的仿真模型附上，已方便各位验证。其中，CPU到SDRAM中的，控制线，数据线，地址线，时钟线，我都等长为1.790 inch。

hyp.rar (40.25 KB, 下载次数: 31)

ibis.rar (76.01 KB, 下载次数: 34)

这些问题已困扰小弟多日，还请论坛里的各位大侠，多多帮忙，以方便我们这些菜鸟的进步与提高，谢谢！！！

我想请教各位大侠：

1、帮忙看看小弟的仿真过程是否有问题，（因为第一次做仿真，很多东西还不是很明白。）

2、不知道我所用的公式会不会有问题，此公式选自《高速数字系统中的时序分析与设计》。

3、为什么会出现这种问题呢？是不是我的数据线太长了。

4、接着我应该怎么改良设计？

liqiangln · 发表于 2009-4-27 12:46

10 + 0.206 － 4 － 5.427 = 0.779 < Tsetup的1.5ns
我简单看了一下，这里的4应该是数据的输出最大延迟，但是相对关于时钟的输出延迟好像没看到？

0.236 + 1 - 0.55 = 0.686 < Thold的0.8ns
这个同上面的，就是数据延迟了，那么时钟呢？或者说那些控制线

最好能提供表1的图片，来理解一下。