找回密码
 注册
关于网站域名变更的通知
查看: 711|回复: 1
打印 上一主题 下一主题

直流偏移校正功能与ADS58H40 PCB布局优化

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-4-1 09:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
直流偏移校正功能与ADS58H40 PCB布局优化
摘要
$ |# z) p0 V2 D6 N6 D本文分析了高速 ADC 直流偏移校正功能的作用与影响,并针对此以 ADS58H40 为例,优化了其PCB 布局。, j- v$ ~' F* P9 Y7 l9 o

. U2 n: |/ D  W7 H4 e; a7 ^4 [1 K/ E$ B( ^9 D3 E1 N
1、引言1 }2 w) d, H. ]. M
6 v6 A5 p- E; B8 M
ADS58H40 是一款由德州仪器(TI)推出的四通道、11/14 比特、采样 250MSPS、接收 90MHz带宽的高性能高速模数转换器。它同时具有用于反馈的 125MHz 带宽的 Burst Mode 与用于接收的 90MHz 带宽的SNRBoost Mode,适用于基站收发信机的反馈与接收通道。
/ @1 d. v  w, E( r. {% d! D" B
7 G5 j) m  J  n  I6 v目前用于基站收发信机的高速模数转换器(ADC)大多都具有直流偏移校正功能(DC offset correctionfunction)。它用于校正 ADC 接收到的直流,以免其降低接收机的性能。但是此功能同时也会引起 ADC 的码域翻转(code toggle),如果 PCB 布局不当,会造成 ADC 采集小信号功率不准确。本文以 ADS58H40为例,分析了码域翻转干扰所带来的问题,并提供了PCB 优化解决方案。
3 c3 W- ^: U/ {" @9 y& i. @1 h% S8 H/ W: V0 m9 G
2、高速 ADC 直流偏移校正功能的作用与影响0 A  @9 e4 I+ G* d  C4 F
   
- e5 g1 J- A* `9 K8 O2 v. H% T直流偏移(DC offset)是由外界的直流信号分量与原信号的直流叠加形成。在基站收发信机中,它主要是由本振泄露与混频器或 IQ 解调器的非线性产生。直流偏移会对有用信号形成干扰,通常需要使用 ADC 的直流偏移校正功能来抑制它。, I: K- c7 n& l, ~
  V! }$ u+ }# x! V, l
从码域上来看对于一个理想的 11 bit ADC,其中间码应该是 2^(11-1)=1024。用二进制补码来表示就是0x000。由于二进制补码的最高位表示符号位,所以对应的 11 bit 数据范围是从0x000 到 0x7FF。0x7FF表示-1,对应为 1023。在无有用信号输入时,理想状态下,11 bit ADC采集出来的信号在码域就应该为0x000。但是事实上外界还有热噪声(thermal noise)与直流偏移会被 ADC 采集到。直流偏移在码域上会使 ADC 空采所获得的码相对 0x000 向上偏移一些,而热噪声信号的自然波动也会叠加到直流偏移所表示的码上面。ADC 的 DC offset correction function 会修正直流偏移引起的码域误差,将其重新校正到0x000。5 z6 h4 f5 R! `  q, T
/ l& `8 G3 U6 q7 {
ADC 的 DC offset correction function 的工作流程如下:
$ M: e+ @1 T, P7 @
- L1 S2 ?% _# t6 u) c, O

- q6 X9 u* D. j/ g8 ^) b4 J( ~1 A# u7 ?% M7 W+ G0 T' e
下面用两张图示来对比说明 ADC 未使能与使能 DC offset correction function 在码域上的区别。
# J" Q9 y" w8 c1 F# P% z" s- ?" j2 x! j; X5 G8 H+ [' |
在未使用 ADC 的 DC offset correction function 时,11 bit ADC 空采所得到的热噪声与直流偏移在码域图示如下:
1 Y+ W( U/ y7 l% A8 D: E  D+ Y) B2 n& ~9 ]: W$ g4 ]# L
# j; `* W9 U# d/ |& P( B- |
9 `: `( N& e2 B* L; @6 n  j* F
在使用 ADC 的 DC offset correction function 时,11 bit ADC 空采所得到的热噪声与直流偏移在码域图示如下:
: ^4 a# p4 T1 ~0 D, D  r& G( z2 m8 I9 t8 E4 v% y
7 W1 q9 B4 Z- `

; L$ ]! }1 E9 L# l3 q' I, e- {通过对比发现使能 ADC 的 DC offset correction function 后,直流偏移引起的码域误差被修正,热噪声在码域上也从基本在 0x000 码以上围绕着直流偏移波动,变成了围绕着 0x000码波动。因此在使能 DCoffset correction function 时,热噪声的自然波动会引起码域从0x000 到 0x7FF 的随机翻转。体现在ADC 的 11 bit 数据线上就是 ADC 空采时,所有数据线的电平都同时在逻辑 0 与逻辑 1 之间切换。此时数据线对外的干扰是最大的。如果在 PCB 布局上不够谨慎,就会使这个干扰信号耦合到 ADC 的模拟输入端。虽然这个耦合的干扰信号幅度并不大,但是它对 ADC 的输入信号,尤其是输入的小信号在频域上会形成波浪型干扰,在 ADC 空采时,则体现为纹波底噪(ripple noise floor)。
3、码域翻转干扰所带来的问题! B" S, s/ ~- j- a3 r
   
$ D+ x- `  \- R4 D以 ADS58H40 为例,图示说明码域翻转干扰信号耦合到 ADC 模拟输入端的后果。* u3 `: S; T8 y3 G' P' ]* v6 P% ^

& V  v) [$ w! M- @
$ C) _7 j  ]8 P( l  \. v5 c: R
! a4 ^, t3 u" D* F6 g
在 PCB 布局不理想时,如上图所示输出数据端直接或间接的通过时钟或 ADC 的 VCM 耦合到了 ADC 的模拟输入端。. H) u, o* X0 W. Y' v& c
受此干扰信号影响,将 ADS58H40 通道空采得到的数据做 FFT 变换得到的频域图如下:
2 |* ?( o' ^0 S2 \
) Q% t" w/ R9 v  ^& h4 q
/ J* s% ~8 n5 W1 ]) q

; |- V* j2 h4 o2 B* _$ i$ M9 |3 R' ]从图中可以清晰的看到 ADC 采集到的是波浪型底噪,它略微的恶化了 ADC 的信噪比(SNR),并且会导致小信号的幅度测量不准确,影响接收机灵敏度的测试。, d9 Q* x: ]/ ]+ w
为了进一步说明码域翻转干扰的影响。用不同幅度的信号输入给 ADS58H40 进行扫频测试,将采集到的数据制图如下:
+ U! y$ }* j  L0 H1 N5 t/ u! D9 m0 w
& W( ~3 H2 |3 V; r& n

. D: n+ Y% @* P4 z, x. }8 @ADS58H40 的采样时钟为 245.76MHz,针对其第二奈奎斯特域的中心 60M 范围,使用 5 个功率等级进行扫频。在功率大于-40dBFs 时,由于 PCB 布局不当所引入的码域翻转干扰对输入信号影响很小(由于 ADC 前端有滤波器的关系,所以输入信号不是完全平整的)。但是随着输入信号功率的减小此干扰对输入信号的影响越来越大,在输入信号幅度低于-60dBFs 时,去除模拟输入端滤波器的影响后其引起的功率误差依然可以达到 3dB 以上。
1 m. z$ T0 D; E$ g% X/ p' g7 D  k
4、针对码域翻转干扰的 ADS58H40 PCB 布局优化6 e$ {9 c$ |& a# w. |* U
   4 ]0 U+ T, `! s8 X
为了避免码域翻转干扰耦合到 ADC 的模拟输入端,需要针对性的避免一些不当的 PCB 布局。码域翻转干扰可以通过三个途径耦合:(1)数据输出线与模拟输入电路布局很近且平行,直接耦合。(2)数据输出线耦合到 ADC 的时钟信号再间接耦合到模拟输入端。(3)数据输出线耦合到 ADC 的 VCM,再通过 VCM 间接耦合到模拟输入端。
6 l& S- ?% {3 L% R) ~   ( }, J, W, n, q4 ]3 j

: n- w! S* Y( U' Z

' A5 z3 q# z% P, Q. [  O* A( u$ x- t; S
上图为 ADS58H40EVM 评估板的 PCB 布局,在基站收发信机上不会有这么大的空间来给其布局,一些走线难免会离得很近,所以针对码域翻转干扰的三个耦合途径,建议对 ADS58H40 PCB布局做出以下三个优化:
1 C# [( l- S! q7 G2 I7 J+ x' d, Q" x0 m8 W
(1) ADS58H40 的数据输出 LVDS 线与模拟输入电路分开布局,不要平行或交叉。
: ?+ ?% \& [6 x(2) ADS58H40 的采样时钟线与随路时钟线布局尽可能的远离模拟输入端,不要与其近距离平行。
- j) X; l. e# @5 S& v(3) ADS58H40 的 VCM 线最好通过过孔直接从模拟输入电路的差分端中间接入,如上图四个红色圈的中心。在模拟输入端 VCM 接入口必须加上对地的滤波电容。VCM 信号不要做成 VCM 电源平面,而且布局时使其尽量远离数据输出线。
0 `% g1 M+ u/ U( v1 `" t3 N5 c# a  z- g" k1 g* F
经过 PCB 布局优化的 ADS58H40 使能 DC offset correction function 后不再具有纹波底噪,而且 ADC底噪更佳(Figure 8)。在-60dBFs 的小信号扫频测试中,去除模拟输入端滤波器的影响后其波动在 0.5dB以内。) r; J7 B9 g9 w3 h

* }- P, E! R$ @$ P
: \4 g; u8 O; G) i- X6 {+ sFigure 8 Normal noise floor after PCB layout optimization" J1 U& l/ H3 z' Q; ?/ j  K  U, x

: A. ]1 O& I7 F* f+ _' q. X5、结论
2 Z: _) J' v3 Z5 a( ^, |" _- W! L, Z, I; [% L. D7 |" c3 f$ G
ADC 的 DC offset correction function 可以有效的抑制直流偏移所带来的误差。不过在PCB 布局不当时,开启此功能所带来的码域翻转干扰会使 ADC 具有纹波底噪并且其采集到的小信号幅度波动会达到 3dB 以上。通过针对性的 PCB 布局优化可以有效的解决这个问题,将-60dBFs的小信号波动控制在 0.5dB 以内。( J7 {) _+ B" t* Z( w6 b# W7 X0 }
0 Y. c1 `% t$ B' S
6、参考资料
* T8 o6 x3 B+ ]3 u+ L
4 t. u9 S. y' l9 Q ADS58H40 datasheet,2012 年 11 月修订版,Texas Instruments Inc。
' E5 l! z; a: o( L Idle noise degradation,2013 年 4 月,Pradeep Nair, Texas Instruments Inc。2 {1 A( D* h! y  R1 o# E
ADS58H40EVM-LYR C,2012 年 10 月,Texas Instruments Inc。

" j% E. [/ o. F8 w3 H

该用户从未签到

2#
发表于 2019-4-8 16:41 | 只看该作者
研究一下,谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-5 01:41 , Processed in 0.078125 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表