找回密码
 注册
关于网站域名变更的通知
查看: 760|回复: 1
打印 上一主题 下一主题

直流偏移校正功能与ADS58H40 PCB布局优化

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-4-1 09:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
直流偏移校正功能与ADS58H40 PCB布局优化
摘要
, }  j/ ^- z6 f8 r; b( W本文分析了高速 ADC 直流偏移校正功能的作用与影响,并针对此以 ADS58H40 为例,优化了其PCB 布局。
3 m4 ]/ q8 U' c. \+ _1 r( F: Y  X: x% V* R+ s

  [: l$ d" L& ]. t4 G1、引言
$ @6 P  G1 f: e* ]' C2 x: B9 d  W8 K
ADS58H40 是一款由德州仪器(TI)推出的四通道、11/14 比特、采样 250MSPS、接收 90MHz带宽的高性能高速模数转换器。它同时具有用于反馈的 125MHz 带宽的 Burst Mode 与用于接收的 90MHz 带宽的SNRBoost Mode,适用于基站收发信机的反馈与接收通道。3 ?: ^5 U. {1 }" j6 x
8 S) _2 _8 o7 q' g6 r2 s* h
目前用于基站收发信机的高速模数转换器(ADC)大多都具有直流偏移校正功能(DC offset correctionfunction)。它用于校正 ADC 接收到的直流,以免其降低接收机的性能。但是此功能同时也会引起 ADC 的码域翻转(code toggle),如果 PCB 布局不当,会造成 ADC 采集小信号功率不准确。本文以 ADS58H40为例,分析了码域翻转干扰所带来的问题,并提供了PCB 优化解决方案。
2 ?! `  F" n; A$ l  N/ g% r; m" t2 ?3 f; E9 T( ~: o$ T
2、高速 ADC 直流偏移校正功能的作用与影响
! i. I9 \9 G& O1 @' l' r   
, \, l2 g  _$ O3 b, t直流偏移(DC offset)是由外界的直流信号分量与原信号的直流叠加形成。在基站收发信机中,它主要是由本振泄露与混频器或 IQ 解调器的非线性产生。直流偏移会对有用信号形成干扰,通常需要使用 ADC 的直流偏移校正功能来抑制它。
  q0 K8 b+ }& S: M$ B) r0 f: k! `: P/ \  k
从码域上来看对于一个理想的 11 bit ADC,其中间码应该是 2^(11-1)=1024。用二进制补码来表示就是0x000。由于二进制补码的最高位表示符号位,所以对应的 11 bit 数据范围是从0x000 到 0x7FF。0x7FF表示-1,对应为 1023。在无有用信号输入时,理想状态下,11 bit ADC采集出来的信号在码域就应该为0x000。但是事实上外界还有热噪声(thermal noise)与直流偏移会被 ADC 采集到。直流偏移在码域上会使 ADC 空采所获得的码相对 0x000 向上偏移一些,而热噪声信号的自然波动也会叠加到直流偏移所表示的码上面。ADC 的 DC offset correction function 会修正直流偏移引起的码域误差,将其重新校正到0x000。
1 b6 K! o8 m( C. f7 G/ m  g/ X, T$ K4 }' A0 ^% e$ ~9 Z+ V$ }9 D
ADC 的 DC offset correction function 的工作流程如下:3 y/ I) @) J! p

# {! h* W1 z' r  Q7 V* T* _! g

9 s  L/ k5 j  b+ J% q& k7 S: h( W3 y
下面用两张图示来对比说明 ADC 未使能与使能 DC offset correction function 在码域上的区别。8 h/ D7 r8 h9 ]+ h/ G/ X
& o* {' r. J* h' u$ s
在未使用 ADC 的 DC offset correction function 时,11 bit ADC 空采所得到的热噪声与直流偏移在码域图示如下:1 q4 e, X% L8 ~6 q2 r, ?
) [' e- }, E! K3 g9 S+ ?: C+ r
& t" b1 }. }' {9 f& ]0 e

* H4 j2 l4 g4 z8 a0 ]# t' {* j! }在使用 ADC 的 DC offset correction function 时,11 bit ADC 空采所得到的热噪声与直流偏移在码域图示如下:
) x  ~/ i) @8 G$ X# j/ B3 l6 k% |
$ _' s! ^; Q! b; q/ F

+ \' h* g7 |/ P# U8 c; w0 j# @$ s5 y. v. ^' \
通过对比发现使能 ADC 的 DC offset correction function 后,直流偏移引起的码域误差被修正,热噪声在码域上也从基本在 0x000 码以上围绕着直流偏移波动,变成了围绕着 0x000码波动。因此在使能 DCoffset correction function 时,热噪声的自然波动会引起码域从0x000 到 0x7FF 的随机翻转。体现在ADC 的 11 bit 数据线上就是 ADC 空采时,所有数据线的电平都同时在逻辑 0 与逻辑 1 之间切换。此时数据线对外的干扰是最大的。如果在 PCB 布局上不够谨慎,就会使这个干扰信号耦合到 ADC 的模拟输入端。虽然这个耦合的干扰信号幅度并不大,但是它对 ADC 的输入信号,尤其是输入的小信号在频域上会形成波浪型干扰,在 ADC 空采时,则体现为纹波底噪(ripple noise floor)。
3、码域翻转干扰所带来的问题4 w6 ]0 _( m: n+ L& x
   , m, g( \2 m6 R- w/ g: ?* m) b
以 ADS58H40 为例,图示说明码域翻转干扰信号耦合到 ADC 模拟输入端的后果。
0 y( m& }  v) |: v+ H" f9 s; j, U) J1 e1 l( R
9 F; L6 p6 g2 r8 A  D4 s# c, q
6 @) g4 e( A8 M0 M. v
在 PCB 布局不理想时,如上图所示输出数据端直接或间接的通过时钟或 ADC 的 VCM 耦合到了 ADC 的模拟输入端。9 h& m1 s  u4 `" q0 ~' d
受此干扰信号影响,将 ADS58H40 通道空采得到的数据做 FFT 变换得到的频域图如下:
: l. T4 s+ O* e8 H( d, Q, p2 I) s( S$ a. e# [0 }( i9 }6 Z
$ x: I: `& h4 m% w- n" b: M

* |3 L( q' i0 R1 K9 L2 e从图中可以清晰的看到 ADC 采集到的是波浪型底噪,它略微的恶化了 ADC 的信噪比(SNR),并且会导致小信号的幅度测量不准确,影响接收机灵敏度的测试。
! ~9 ?% B4 o/ r' U( c为了进一步说明码域翻转干扰的影响。用不同幅度的信号输入给 ADS58H40 进行扫频测试,将采集到的数据制图如下:
5 ~; ]- r' v( z. w, q! n- a
7 y+ T( Z4 Y8 s1 G
: R' K; R2 X* ^+ X+ E6 f

  i, ?1 d: w9 tADS58H40 的采样时钟为 245.76MHz,针对其第二奈奎斯特域的中心 60M 范围,使用 5 个功率等级进行扫频。在功率大于-40dBFs 时,由于 PCB 布局不当所引入的码域翻转干扰对输入信号影响很小(由于 ADC 前端有滤波器的关系,所以输入信号不是完全平整的)。但是随着输入信号功率的减小此干扰对输入信号的影响越来越大,在输入信号幅度低于-60dBFs 时,去除模拟输入端滤波器的影响后其引起的功率误差依然可以达到 3dB 以上。7 P5 o1 b( L* c: t
( o7 q6 q2 Z1 o: y( {* L$ q
4、针对码域翻转干扰的 ADS58H40 PCB 布局优化
+ g) [; D1 m- {' c7 s% ~3 A   
6 o5 K3 |( |6 a4 j% r4 `: n  L为了避免码域翻转干扰耦合到 ADC 的模拟输入端,需要针对性的避免一些不当的 PCB 布局。码域翻转干扰可以通过三个途径耦合:(1)数据输出线与模拟输入电路布局很近且平行,直接耦合。(2)数据输出线耦合到 ADC 的时钟信号再间接耦合到模拟输入端。(3)数据输出线耦合到 ADC 的 VCM,再通过 VCM 间接耦合到模拟输入端。( f; ?8 H8 S% {# C0 q! b
   7 a3 p( e% }; U. c" ?

3 s+ Z/ Y( Y  c7 C
6 O  i3 u0 G8 v# [% a
. W. l0 D, c/ ~
上图为 ADS58H40EVM 评估板的 PCB 布局,在基站收发信机上不会有这么大的空间来给其布局,一些走线难免会离得很近,所以针对码域翻转干扰的三个耦合途径,建议对 ADS58H40 PCB布局做出以下三个优化:4 c1 X) a! C/ X7 v& S/ F1 q: @' }( ?
1 v+ O4 c6 |% F9 ^4 [* \
(1) ADS58H40 的数据输出 LVDS 线与模拟输入电路分开布局,不要平行或交叉。
& w( a2 V" `* t2 {9 K(2) ADS58H40 的采样时钟线与随路时钟线布局尽可能的远离模拟输入端,不要与其近距离平行。
: n& \* B9 n5 i, W(3) ADS58H40 的 VCM 线最好通过过孔直接从模拟输入电路的差分端中间接入,如上图四个红色圈的中心。在模拟输入端 VCM 接入口必须加上对地的滤波电容。VCM 信号不要做成 VCM 电源平面,而且布局时使其尽量远离数据输出线。
/ X7 h2 `% c# w! c- `7 ~( {6 |$ Y& {3 G6 k$ \
经过 PCB 布局优化的 ADS58H40 使能 DC offset correction function 后不再具有纹波底噪,而且 ADC底噪更佳(Figure 8)。在-60dBFs 的小信号扫频测试中,去除模拟输入端滤波器的影响后其波动在 0.5dB以内。" |8 l' C) n  p2 X" M" A
$ \! ~  b9 Q# o

, \! C- `3 I. @, UFigure 8 Normal noise floor after PCB layout optimization
# X! d3 U7 @# Y% G* o
& c+ I3 k; b: y, [5、结论2 C8 p! {9 v0 R0 _5 J
3 I; p6 L; x: S2 B
ADC 的 DC offset correction function 可以有效的抑制直流偏移所带来的误差。不过在PCB 布局不当时,开启此功能所带来的码域翻转干扰会使 ADC 具有纹波底噪并且其采集到的小信号幅度波动会达到 3dB 以上。通过针对性的 PCB 布局优化可以有效的解决这个问题,将-60dBFs的小信号波动控制在 0.5dB 以内。% N4 r  R1 b5 i2 A2 k, j
; ]1 q4 O4 W" H, \- Y
6、参考资料& \( @  [6 y! a, I( R6 W7 Z5 G
) i$ A2 H( d4 g, @& D2 M1 W
ADS58H40 datasheet,2012 年 11 月修订版,Texas Instruments Inc。+ l! E% A( S& ]2 J# E# ]
Idle noise degradation,2013 年 4 月,Pradeep Nair, Texas Instruments Inc。
* n  M2 y# B$ ^7 Q( D ADS58H40EVM-LYR C,2012 年 10 月,Texas Instruments Inc。
; O3 j2 U$ D% ?' J4 \9 V

该用户从未签到

2#
发表于 2019-4-8 16:41 | 只看该作者
研究一下,谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-6 12:12 , Processed in 0.140625 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表