找回密码
 注册
关于网站域名变更的通知
查看: 3158|回复: 17
打印 上一主题 下一主题

几种并行的Serdes接口求教

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-4-13 11:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近接触DSP(TI的CC6678)和FPG(赛灵思的K7,V7)。涉及到几种并行serdes,比如PCI-E,SRIO,HyperLink,JESD204B/ K0 W! u( V/ a& p: V* N
然后,我看到之前他们做的板子,全部都做了RX,TX组内的5-20mil级别等长。7 q+ x3 S+ U, ~- y+ Z7 q
然后我就不太确定了,虽然说做了板内可能没问题,但过背板,鬼知道信号走多元,这绕的线,损耗,串扰太吓人了。
, @) V  G" g0 {( ]" T目前就有一个板子PCI-E3.0数据跑不起来,还有个204B设计12.5G,只能到6G,绕线绕到姥姥家去了都。
+ {% y' q1 G0 Q5 k1 H
% S: t* h" v+ z( |) T0 X我很早之前用PCI-E查过资料,intel有说这个R,T只需要差分做好就可以, RX,TX的class内无需等长,因为内部有对齐机制。8 b; m* ]" Z: ~- x4 h  r
然后我看了TI的user guide,说让这几种全都要等长....................但是就基于PCI-E的说法差异,我不得不对TI的另外几种等长持怀疑态度。
9 Y! |/ c7 W: a- u9 p7 Q" I' D但是其他几种,我死活没查到准确的时序方面的说法,到底用不用等长。只是说了,在PCS层,lane都有align功能,但只是提了一下。* G/ n, c: [: Q/ k% |! {$ R. s
所以请教下,有做过的大神,有没有这方面的资料,明确解释下lane的对齐,到底要不要等长。
9 B+ u1 ^" o' a5 W$ N5 ?: T* g我这人有强迫症,我关注的问题点,不找到答案心里很不舒服,哈哈。
7 g: c) q2 [/ a/ _3 M3 ?4 P1 F希望懂得大神不吝赐教,多谢。
' @+ T0 G0 h; ?: ~. {1 H( F
2 U7 C# f% q& E, J2 Y我搜出来好多资料,还正在查找,但众人拾柴火焰高,大家一起比我一个人效率高。
* j, v2 S# ?: J( [呼叫下搜索达人狗大神,给我点过期狗粮
. o9 n6 Q$ i) }' k6 V

该用户从未签到

2#
发表于 2019-4-13 11:36 | 只看该作者
但众人拾柴火焰高,大家一起比我一个人效率高。
- t3 h# x8 x( f# I) u

% n2 c% X+ Z3 _0 l" J' v0 V0 A提油救火!
: P: T& E9 ?; v8 [% j& u+ E8 _5 v* Z$ J; `

该用户从未签到

3#
发表于 2019-4-14 01:11 | 只看该作者
我很早之前用 PCI-E 查过资料,intel 有说这个 R,T 只需要差分做好就可以, RX,TX 的 Class 内无需等长,因为内部有对齐机制。
5 q# H# d; P  v9 f0 j+ E然后我看了 TI 的 User Guide,说让这几种全都要等长....................但是就基于 PCI-E 的说法差异,我不得不对TI的另外几种等长持怀疑态度。
3 t. t3 z% N$ s2 @- N( U
美帝已經在談判桌上打趴你們了,你還相信他們講的鬼話。
  T5 {' A7 B0 Z  {5 |6 b: z( U8 C7 R* _; Z, D9 D* u8 Z  _+ c

PCI Express Routing.jpg (55.25 KB, 下载次数: 7)

PCI Express Routing.jpg

点评

就是因为我之前瞄到过类似的这个说法,PCI-E不需要等长,TI的文档说要5mil等长...........我就头大了,怀疑之,8G线,绕等长感觉是没事找事的节奏。 因为TI说,SRIO,HyperLink,都要等长,还有JESD204B,暂时没  详情 回复 发表于 2019-4-14 09:41

该用户从未签到

6#
 楼主| 发表于 2019-4-14 09:41 | 只看该作者
超級狗 发表于 2019-4-14 01:11
/ M) L0 w( O, w; }& Z美帝已經在談判桌上打趴你們了,你還相信他們講的鬼話。
* i- s) e% H( \+ C5 r$ j
就是因为我之前瞄到过类似的这个说法,PCI-E不需要等长,TI的文档说要5mil等长...........我就头大了,怀疑之,8G线,绕等长感觉是没事找事的节奏。4 L8 G; x& M& I; [
因为TI说,SRIO,HyperLink,都要等长,还有JESD204B,暂时没找到明确的说法,我在从规范里面找,看能找到不。
9 p% x4 `. p8 R3 K/ \! L1 ?* L, I多谢大神,效率杠杠的!!!!!!( C0 b: p  d/ v0 L  S) a5 I

点评

就目前狗糧庫的挖掘,不需要等長是不同的 Data Lane 間,差分正負兩組走線還是需要等長。 走線總長度還是有限制,不可以是峰峰相連到天邊。  详情 回复 发表于 2019-4-14 12:31

该用户从未签到

7#
发表于 2019-4-14 12:31 | 只看该作者
本帖最后由 超級狗 于 2019-4-14 13:28 编辑
4 y' T  t5 l8 t! u2 C4 m. h
kevin890505 发表于 2019-4-14 09:416 Q  b6 H/ d- f3 T$ R% a
就是因为我之前瞄到过类似的这个说法,PCI-E不需要等长,TI的文档说要5mil等长...........我就头大了 ...
5 l: ?, [. s+ ^" ~# V7 i
就目前狗糧庫的挖掘,不需要等長是同的 Data Lane 間,差分訊號兩組走線還是需要等長。* l9 G$ T8 I) `0 `9 D1 f

) T3 M6 O2 w6 Y" e& G* c/ ?/ K"Trace length matching between pairs is not required."" G% z! n! ^0 K# j
1 Z# E2 z/ d0 N: x; o/ m5 R- E
走線總長度還是有限制,不可以是「峰峰相連到天邊,此情綿綿無絕期」。
" C$ ], W2 s( B2 p1 N7 R* H
* J6 Z# h% N9 M0 M2 q
+ E( k* g, H. P+ x: q, W; C1 O5 L9 O

点评

古人誠不欺我,在唐朝就已經知道了! --- "天長地久有時盡,此恨綿綿無絕期" => 天線的長度總是有盡頭,工程師的恨意總是沒完沒了。  发表于 2019-4-22 16:47
嗯,明白,多谢大神,我再研究下其他的几种。  发表于 2019-4-14 13:21

该用户从未签到

8#
发表于 2019-4-17 17:35 | 只看该作者
个人认为和芯片厂家有关 做过intel和NVIDIA 对等长和长度 有明确等长要求的 可以去intel网站下载一个看看pcie3.0走线要求 很详细

该用户从未签到

9#
发表于 2019-4-23 08:43 来自手机 | 只看该作者
pcie要做组间等长的,pcie协议有明确要求,因为组内的serdes串并转换后有时序要求。

该用户从未签到

10#
发表于 2019-4-23 08:46 来自手机 | 只看该作者
你说的绕线会导致速率跑不上去也不存在,因为等长都是以最长的那对线为基准,你绕不绕线系统都得搞定最长的那对线。

该用户从未签到

11#
发表于 2019-4-25 20:06 | 只看该作者
:):):):):)
  • TA的每日心情
    开心
    2021-1-29 15:36
  • 签到天数: 33 天

    [LV.5]常住居民I

    14#
    发表于 2019-12-6 14:58 | 只看该作者
    等长要求还是要有得,不过是对内,对于对之间不做严格等长要求
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-2 19:09 , Processed in 0.125000 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表