TA的每日心情 | 奋斗
2019-11-20 15:07 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要- `) z, P$ j9 u- t x
相比以前的 DDR 技术，新的 DDR4 标准除了数据速率更快以外，还包含其他变化，
) B" _: h4 p/ [* @# T而这些变化将会对电路板设计工程师产生影响。DDR4 中的新因素，例如不对称端接) k! O ?1 ~. r' X3 T4 e0 y, g
方案、数据总线反转和利用眼图模板验证信号等，都需要通过仿真验证设计的新 ]/ D3 l e: Q7 v& x# h: H0 E' }
方法。本文研究了 DDR4 伪漏极开路 (POD) 驱动器对数据总线信号传输的影响，并
8 j! E1 Y- g2 v& H% d介绍了动态计算 DRAM 内部 VrefDQ 电平以进行数据眼图分析的方法论，生成和验3 ?1 U2 s# K& D9 y7 b6 B
证数据眼图的方法论，以及将写入均衡和校准整合到仿真中的方法。此外，通过7 a$ |8 R: I7 A9 K6 ~! Y) p
将电源完整性效应纳入信号完整性分析来评估同步开关噪声 (SSN)，对于电路板设
( ~; G$ }0 f# p, ^& U/ Q" l计和时序收敛也很重要，本文将借助示例加以阐述。本文还将描述一个采用 IBIS 5.0 # W. e# ]* r4 |
功耗分析模型的系统设计示例，其中包括比较了 IBIS 结果与晶体管级模型以研究仿
7 s; Z2 P4 h8 D1 V; `2 U真精度。
0 C8 u W) D4 Q o3 `+ b* {- R- l2 G# W
# \1 ]* m' [( {/ E1 F' {
/ \0 r; T+ K7 J& y w6 \8 E& }$ a! `/ X; k2 S7 s# Z
|
|
[复制链接]
/1 
发表于 2019-4-29 11:26
收藏
淘帖
支持！
反对！
