TA的每日心情 | 奋斗
2019-11-20 15:07 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要. A M& [. B: F/ a
相比以前的 DDR 技术，新的 DDR4 标准除了数据速率更快以外，还包含其他变化，" @' d6 O" y% x" Z5 q
而这些变化将会对电路板设计工程师产生影响。DDR4 中的新因素，例如不对称端接0 S1 X- K5 P, E# Z: P
方案、数据总线反转和利用眼图模板验证信号等，都需要通过仿真验证设计的新( ^% O% t& U2 H
方法。本文研究了 DDR4 伪漏极开路 (POD) 驱动器对数据总线信号传输的影响，并2 M: {9 f# H$ ?( }: {
介绍了动态计算 DRAM 内部 VrefDQ 电平以进行数据眼图分析的方法论，生成和验
B& j7 q. E; e. o% R: x证数据眼图的方法论，以及将写入均衡和校准整合到仿真中的方法。此外，通过
/ h+ M, f+ X) I$ ^% z* ?& ~7 q将电源完整性效应纳入信号完整性分析来评估同步开关噪声 (SSN)，对于电路板设
! S! {! Z9 p# i9 G" Q: b$ |& z! k计和时序收敛也很重要，本文将借助示例加以阐述。本文还将描述一个采用 IBIS 5.0 ) _- ~3 b% N) T; o
功耗分析模型的系统设计示例，其中包括比较了 IBIS 结果与晶体管级模型以研究仿
6 Y. V' _: r, p! ?真精度。/ z% }/ t. a) r! i0 M+ i: w
! {* H% `$ Y- H, G9 D% K2 ]) e+ g7 P0 C0 g1 N( K% x8 Z+ h( m
$ i) r! o7 R7 M% }% ~ |
|
[复制链接]
/1 
发表于 2019-4-29 11:26
收藏
淘帖
支持！
反对！
