EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
关于电源设计——你必须知道的电源技巧
" n* S) W3 K4 G2 U$ Y5 Y* X; q$ t3 U6 C1 ?6 ?; r
在您的电源中很容易找到作为寄生元件的100fF电容器。您必须明白,只有处理好它们才能获得符合EMI标准的电源。9 [) Q1 u" ?8 d& {& c( T+ J
, y0 ^% K ]. q# J# `5 A8 n. j
从开关节点到输入引线的少量寄生电容(100毫微微法拉)会让您无法满足电磁干扰(EMI)需求。那100fF电容器是什么样子的呢?在Digi-Key中,这种电容器不多。即使有,它们也会因寄生问题而提供宽泛的容差。
~# `9 A1 l h: ^/ D. T7 i5 _* g `
不过,在您的电源中很容易找到作为寄生元件的100fF电容器。只有处理好它们才能获得符合EMI标准的电源。
- L: s6 F7 ^" r5 ?& Q
; [: f. S" N l. d% m1 L1 \图1是这些非计划中电容的一个实例。图中的右侧是一个垂直安装的FET,所带的开关节点与钳位电路延伸至了图片的顶部。输入连接从左侧进入,到达距漏极连接1cm以内的位置。这就是故障点,在这里FET的开关电压波形可以绕过EMI滤波器耦合至输入。
' K" G+ O+ N, M0 b, N( ?6 `1 L6 P v2 \) s& r. G1 x5 t
4 ~ n F% s+ X9 \- p7 z6 O) V+ Y
, |- \" L( Y8 E图1. 开关节点与输入连接临近,会降低EMI性能
# ?: }0 W9 X$ _9 S+ y ~% t; _* Q
0 M9 @4 G$ }2 i注意,漏极连接与输入引线之间有一些由输入电容器提供的屏蔽。该电容器的外壳连接至主接地,可为共模电流提供返回主接地的路径。如图2所示,这个微小的电容会导致电源EMI签名超出规范要求。 0 v2 b2 E0 Z1 Y( d0 a0 ^5 z8 x
1 S' H9 ]8 P- E- Z/ s% `
. }- Y1 S& F4 ~
图2. 寄生漏极电容导致超出规范要求的EMI性能
# f) p2 ^/ k' d) `6 m这是一条令人关注的曲线,因为它反映出了几个问题:明显超出了规范要求的较低频率辐射、共模问题通常很明显的1MHz至2MHz组件,以及较高频率组件的衰减正弦(x)/x分布。2 _7 O5 n( G9 t0 A
& e0 s$ L2 z; J& a
需要采取措施让辐射不超出规范。我们利用通用电容公式将其降低了:
8 x2 h! X, o2 D% B
5 K0 ~4 F9 d1 o0 F2 z$ m0 S) {# z8 uC = ε ˙ A/d
" U- o8 S' o: [2 d; N" X5 d' N7 ^# k& `, l
我们无法改变电容率(ε),而且面积(A)也已经是最小的了。不过,我们可以改变间距(d)。如图3所示,我们将组件与输入的距离延长了3倍。最后,我们采用较大接地层增加了屏蔽。# h4 z8 Y0 t8 b7 e9 _& K
; D( R( L- j/ E5 G2 p4 M3 |& r% S![]()
; E0 x% F% [' r8 S. o, q3 ~, w
+ n; p& ^: i9 d& o: `& e图3. 这个修改后的布局不仅可增加间距,而且还可带来屏蔽性能
& | A$ {" U) F* e3 H
& u" l$ q0 ^# U+ a& B/ r: @图4是修改后的效果图。我们在故障点位置为EMI规范获得了大约6dB的裕量。此外,我们还显著减少了总体EMI签名。所有这些改善都仅仅是因为布局的调整,并未改变电路。如果您的电路具有高电压开关并使用了屏蔽距离,您需要非常小心地对其进行控制。" s+ v' W& w7 r4 f
6 q; o* d1 H$ V
8 O* u( X, t: b. @, @" e# d
; z, n" t! f C
图4. EMI性能通过屏蔽及增加的间距得到了改善% ]9 Q$ {8 O) @! E3 s5 Q3 H2 @
$ s6 Q8 k' k- w; Y% q( P总之,来自离线开关电源开关节点的100fF电容会导致超出规范要求的EMI签名。这种电容量只需寄生元件便可轻松实现,例如对漏极连接进行路由,使其靠近输入引线。通常可通过改善间距或屏蔽来解决该问题。要想获得更大衰减,需要增加滤波或减缓电路波形。
9 U' x0 }% w" M ^
1 ] k* [4 B, x: e' k. ^6 H! t' N
5 Z8 m; g4 O6 F$ j7 Z6 T |