EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
关于电源设计——你必须知道的电源技巧
9 k0 b; v! V4 q& y1 k# k" N" p0 ?# j7 ?" J
在您的电源中很容易找到作为寄生元件的100fF电容器。您必须明白,只有处理好它们才能获得符合EMI标准的电源。
8 S- G) R/ X+ I8 b, a5 @7 i, F) h: I% b
从开关节点到输入引线的少量寄生电容(100毫微微法拉)会让您无法满足电磁干扰(EMI)需求。那100fF电容器是什么样子的呢?在Digi-Key中,这种电容器不多。即使有,它们也会因寄生问题而提供宽泛的容差。4 r1 G6 Q2 X9 R
; r" L/ v$ q( B1 i1 e6 W0 m不过,在您的电源中很容易找到作为寄生元件的100fF电容器。只有处理好它们才能获得符合EMI标准的电源。
, b3 v% O0 J3 |: I8 p% F1 ^$ ~, e5 s1 [" I+ c$ P9 k" u
图1是这些非计划中电容的一个实例。图中的右侧是一个垂直安装的FET,所带的开关节点与钳位电路延伸至了图片的顶部。输入连接从左侧进入,到达距漏极连接1cm以内的位置。这就是故障点,在这里FET的开关电压波形可以绕过EMI滤波器耦合至输入。
l: B! q' p' o F
! R% o3 w! T9 C/ x. `! `' F![]()
) L& H: H* ?1 e3 o
; l! \) {# c% Q9 ~7 W& V) C8 U图1. 开关节点与输入连接临近,会降低EMI性能
y* |1 p, u+ h' R& ?$ A$ O/ |7 L
( L9 o# P' I8 G注意,漏极连接与输入引线之间有一些由输入电容器提供的屏蔽。该电容器的外壳连接至主接地,可为共模电流提供返回主接地的路径。如图2所示,这个微小的电容会导致电源EMI签名超出规范要求。 ( n" ]4 s0 u, \4 C
2 c! B( H |( U$ p: z/ w8 s! y, Z3 f) f
+ H1 q8 \0 p) |5 ?& W- y8 m
图2. 寄生漏极电容导致超出规范要求的EMI性能
8 a& l) N3 z6 \" r0 V) u5 ?这是一条令人关注的曲线,因为它反映出了几个问题:明显超出了规范要求的较低频率辐射、共模问题通常很明显的1MHz至2MHz组件,以及较高频率组件的衰减正弦(x)/x分布。
# @ o& Z# t/ j* m5 ^
) [& v8 e! S( p/ R5 D需要采取措施让辐射不超出规范。我们利用通用电容公式将其降低了:
6 B$ C3 n0 G! J* _: J
X) U+ h' y, \0 rC = ε ˙ A/d$ \- P8 _& R! {% o& b6 I
$ Z2 L8 H2 q3 K6 [3 y# |. E. L我们无法改变电容率(ε),而且面积(A)也已经是最小的了。不过,我们可以改变间距(d)。如图3所示,我们将组件与输入的距离延长了3倍。最后,我们采用较大接地层增加了屏蔽。
8 S. j% ^- l- Y! b. }+ l( M) _
8 J3 {$ }" ]) ~+ c1 I7 o# p![]()
7 ?3 Y* J; j8 ~) U2 x
; Z" M2 h; a3 s% K- E图3. 这个修改后的布局不仅可增加间距,而且还可带来屏蔽性能
* o% P: S% g5 ^6 I) y0 A/ h D5 a. ^
图4是修改后的效果图。我们在故障点位置为EMI规范获得了大约6dB的裕量。此外,我们还显著减少了总体EMI签名。所有这些改善都仅仅是因为布局的调整,并未改变电路。如果您的电路具有高电压开关并使用了屏蔽距离,您需要非常小心地对其进行控制。
* u+ y1 d5 ]/ Y3 n4 L
# b& R* B/ u& R+ O ! s( A- y( X1 t
2 ?1 y' \; W: X' m5 I图4. EMI性能通过屏蔽及增加的间距得到了改善! I, i; }2 n$ N4 ~/ u, ?' Y2 N
' p4 B$ V& {" J* I$ B9 r' |总之,来自离线开关电源开关节点的100fF电容会导致超出规范要求的EMI签名。这种电容量只需寄生元件便可轻松实现,例如对漏极连接进行路由,使其靠近输入引线。通常可通过改善间距或屏蔽来解决该问题。要想获得更大衰减,需要增加滤波或减缓电路波形。
0 g O8 I/ y4 }8 k% c" k* j+ E; m" I( i# _: j7 P- r
6 B6 |5 ?: u7 I7 Q& Y+ t
|