晶振振荡电路设计经验总结

Zedd

晶振振荡电路设计经验总结

对应mcu、ROMan">WiFi或USB HUB一般需外部提供时钟信号，需要外挂一颗晶振，常有客户问到，如何结合晶振的负载电容计算外匹配电容容值以及在晶振振荡电路设计时需注意哪些事项，所以小编对此做一个归纳总结，如有不正确之处，欢迎指正。
9 g0 h' Z. D- U. e$ V8 r（1）晶振负载电容定义
7 t& k; r3 D) }晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容，是晶振要正常震荡所需要的电容。如果从石英晶体插脚两端向振荡电路方向看进去的全部有效电容为该振荡电路加给石英晶体的负载电容。石英晶体的负载电容的定义如下式：

3 C- }7 F8 D. i8 H) z* a其中：
' `" O" s2 k$ {; J! `CS为晶体两个管脚之间的寄生电容（又名晶振静态电容或Shunt Capacitance），在晶体的规格书上可以找到具体值，一般0.2pF~8pF不等。如图二是某32.768KHz的电气参数，其寄生电容典型值是0.85pF（在表格中采用的是Co）。

图1、某晶体的电气参数
CG指的是晶体振荡电路输入管脚到GND的总电容，其容值为以下三个部分的和。
● 需加外晶振主芯片管脚芯到GND的寄生电容 Ci
" i; V) T2 M! P+ J3 n● 晶体震荡电路PCB走线到到GND的寄生电容CPCB
1 c& D% b2 ~9 M" G+ i( K, o● 电路上外增加的并联到GND的外匹配电容 CL1
! p2 S* D5 K( ]+ e7 V( }# x, J* @4 }CD指的是晶体振荡电路输入管脚到GND的总电容。容值为以下三个部分的和。
: W1 g$ K) s: q( M8 C, F● 需加外晶振主芯片管脚芯到GND的寄生电容, Co
$ K: e5 ?. F4 o% }+ v5 h● 晶体震荡电路PCB走线到到gnd的寄生电容，CPCB
● 电路上外增加的并联到GND的外匹配电容, CL2
$ F: N% {3 m; y0 l  Y图1中标示出了CG，CD，CS的的组成部分。
; s/ t) m$ A+ t0 d' B6 M" J- w2 c: S

5 J9 o  n: K" p图2、晶体振荡电路的概要组成
* p4 G' g9 X3 [. p, S9 v! o% J（2）晶体负载电容和频偏之间的关系
* |9 [7 [9 ]) E7 Y3 k6 [负载电容（load capacitance）主要影响负载谐振频率和等效负载谐振电阻，它与石英谐振器一起决定振荡器的工作频率，通过调整负载电容，一般可以将振荡器的工作频率调到标称值。应用时我们一般外接电容，便是为了使晶振两端的等效电容等于或接近负载电容，对于要求高的场合还要考虑ic输入端的对地电容，这样便可以使得晶振工作的频率达到标称频率。
负载电容常用的标准值有12.5 pF，16 pF，20 pF，30pF,负载电容和谐振频率之间的关系不是线性的，负载电容变小时，频率偏差量变大；负载电容提高时，频率偏差减小。图3是一个晶体的负载电容和频率的误差的关系图。

图3、晶振误差— 负载电容（22 pF 负载电容）
（3）晶振负载电容外匹配电容CL1及CL2计算
如图3所示，如果晶振两端的等效电容与晶振标称的负载电容存在差异时，晶振输出的谐振频率将与标称工作的工作频率产生一定偏差（又称之为频偏），所以合理匹配合适的外加电容使晶振两端的等效电容等于或接近负载电容显得十分重要。
假设我们需要计算的电路参数如下所述。芯片管脚的输入电容如图三CN56XX所示，Ci=4.8pF；所需要采用的晶体规格如图二所示，标称负载电容CL=12.5pF，晶体的寄生电容CS=0.85pF。
3 x$ j* V! g5 ^3 U) r* E8 I

我们可以得到下式：
5 H/ t( l3 v' G7 S6 n/ W

; g- a& P1 v0 ^为了保持晶体的负载平衡，在实际应用中，一般要求CG=CD，所以进一步可以得到下式：
* y! `  F& o0 o- M

根据CG的组成部分，可以得到：
CG=Ci+CPCB+CL1=23.3pF
晶体布线时都会要求晶体尽量靠近振荡电路，所以CPCB一般比较小，取0.2pF；Ci=4.8pF。所以最终的计算结果如下：(CL2的计算过程类似)
* g0 D* T: y, \! MCL1=CL2=18.3pF≈18pF
5 u, f  D$ S6 q9 a' j: X7 [例外情况：
现在有很多芯片内部已经增加了补偿电容（internal capacitance），所以在设计的时候，只需要选按照芯片datasheet推荐的负载电容值的选择晶体即可，不需要额外再加电容。但是因为实际设计的寄生电路的不确定性，最好还是预留CL1/CL2的位置。
以上的计算都是基于CG=CD的前提，的确有一些意外情况，比如cypress的带RTC的nvsram的时钟晶体要求两边不对称，但是幸运的是，cypress给出了详细的计算过程以及选型参考
) E* T; t# K: u' N& e（4）晶振振荡原理及设计原则
. r8 q3 `% F1 G+ g  J* N各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器. 晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联. 在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十 M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振。
石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围.
外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量。
% g) `$ _1 z5 n; G2 m设计考虑事项：
( B: [$ Q; Z3 {( u" I' n7 Q1、使晶振、外部电容器（如果有）与 IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶振振荡器时，如果线路太长，会使它对 EMC、ESD 与串扰产生非常敏感的影响。而且长线路还会给振荡器增加寄生电容。
0 _  K* `7 @2 m6 H" j* D$ I2、尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。
  x5 o( i8 s2 X( l' L- Z3、当心晶振和地的走线
4、将晶振外壳接地
3 O4 ]0 }  i% K/ S如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪. ，当波形出现削峰,畸变时,可增加负载电阻调整(几十K到几百K).要稳定波形是并联一个1M左右的反馈电阻。
2 x7 L2 u" X! d5 g$ D* h

helendcany

谢谢分享