' w+ Z7 U6 G& _. }9 N, H 3 I) e+ n/ G v# ?' ~0 c; P ( l6 A: A a7 ~% ~; V/ p r ~; [( M+ X该方案采用MPC8313为主控制器，CS5451A为模数转换器，通过对CS5451A Master模式串口输出时序以及FIFO读写时序的研究，在CPU和CS5451A之间设计了一个串并转换模块实现采样数据的接收，数据接收后存入FIFO缓冲区，这样解决了利用处理器spi接口直接接收数据CPU占用率高的矛盾。4 O j. W: U9 p7 P3 s8 m9 A w
/1 
发表于 2019-6-14 07:30
收藏
淘帖
支持！
反对！