Design for EMC Rule Specification-REV1.0

Allevi

Design for EMC Rule Specification-REV1.0

1. 前言
$ _. X6 N0 _  i# j- p" ~本书主要讲述的是在PCB（printed circuit board）设计中的EMC（Electro-Magnetic Compatibility）设计规范。这些规则是整合了EMI（Electro-Magnetic
InteRFerence ）设计惯例，Intel 几位EMC 专家的相关经验而成。这些规则已经被特别的写成软件，使用这个软件可以在设计过程中同步的进行EMC
基础检查，发现一些重要的违背规则的地方和问题，它也给EMC 的研究人员提供了很有帮助的方法。
0 L  ^& h4 m+ JEMC 设计规则的检查人员的观念认为，这种方法是个很有效的方式去执行快速而全面的检查。基于EMC 检查的工具不是为了取消人工检查，而只
% g, }9 ~+ A) p/ I# V. K6 R是一种很好的帮助手段。目前，这种工具在布线中检查的能力还不是很全面，但是随着相关领域技术的持续发展，它的作用也会越来越大。
本书中涉及到的EMC 设计规范包含了很多以往EMC 设计时对线和零件的规定，但是本书并不是只局限在以往的规则，主要包括了：时钟信号线，
视频信号线，I/O 信号线，时钟发生器等等。
8 m! Q4 X) j: T  u章节 页码
1 范围
1 T" u( T! n% d5 |7 B2 DFE 规则
, r5 X0 G" W9 e4 e+ [! b" H9 l2.1 DFE 规则表格定義
2.2 DFE 规则
& \) ^+ G9 h0 ^. 串扰规则
CR1.1 – 时鍾信号线串扰到I/O 信号线
CR1.2 –时鍾信号线串扰到ESD 敏感信号线
CR1.3 –时鍾信号线串扰到其他信号线
6 ]4 s; i) X: [' `  l! f, c6 ACR2.1 – 高速信号线串扰到I/O 信号线
CR2.2 – 高速信号线串扰到ESD 敏感信号线
$ p+ o" H. `& P: r+ KCR 3 - 时鍾信号线串扰到走线层的铜箔
- O8 n5 K+ b: c- [  l# KCR 4 - I/O 信号线串扰到ESD 敏感线
去耦合規則
D1.1-连接到芯片的不理想的去耦合走线
D1.2-连接到时钟发生器的不理想的去耦合走线
D2-时钟发生器的去耦合线路的不理想走法
8 _$ p1 X  N3 h2 ]6 j( @% tD3-電容到電源連接器的距離太遠
D4-電源連接器上的去耦合電容走線不理想
總體走線規則
, ^- Q# [+ K' n. F# aGR1 时钟信号线上没有端结电阻
GR2- 时钟线上的Via 过多
GR3 时钟信号外部走线
GR4 时钟信号线不邻近其理想参考层
+ s, u  `# K+ l% x' O5 {: G; Q! O) ^& ]GR5.1 时钟信号线在可接线连接器附近
GR5.2 时钟信号线在電源连接器附近
GR5.3 时钟信号线在不可接线连接器附近
9 U' v$ S1 x: {GR5.4 时钟信号线在I/O 连接器附近
5 J7 B# o. t; w6 E4 g/ |. `' OGR6.1-I/O 线靠近杂讯区布线
8 ^3 y3 [* s& G8 m: i' jGR6.2-ESD 敏感线靠近杂讯区布线
. _* c' L9 {1 ^2 X4 @5 {GR7.1-时钟阻抗线路的不理想布线
GR7.2-并行端接时钟线路的不理想布线
  k* N& L: W7 E% U% P$ u. ~! E! qGR8-时钟线路上多余的测试点短线
GR9-时钟讯号线上过多的折角
GR10-ESD 敏感线靠近I/O 连接器
  R7 L" v' J) g4 O: CI/O 走線規則
IO1.1—I/O 連接器缺少濾波電容
IO1.2—I/O 連接器缺少濾波電感
IO1.3—濾波元件存在於無需濾波的I/O 線上
IO2.1—I/O 連接器濾波電容走線不理想
/ l" C0 o* g$ f# G* ]8 {9 S9 cIO2.2—I/O 連接器上電感走線不理想
5 V7 _1 U# b% @( a. R9 WIO3—I/O 連接器上到濾波元件的Trace 太長
5 e, l2 I' e* ^元件擺放規則
PL1.1-杂讯元件在可接线连接器附近
PL1.2-杂讯元件在电源连接器附近
PL1.3- 杂讯元件在不可接线连接器附近
PL1.4 杂讯元件在I/O 连接器附近
PL2-杂讯元件靠近板边
PL3- 连接器里面的时钟信号Pin 没有邻近Ground Pin
切割參考層規則
- X  C1 R; f7 Z1 z6 I$ PS1- 時鐘信號線跨過Moat(X-Y 軸)
S2- 時鐘網絡變換參考層（Z 軸）
0 b" e; D& }+ u2 q( LS3- 時鐘信號走線靠近參考層邊緣
S4- 時鐘信號走線靠近板邊
. n( r8 |6 \, f: U% x; Z0 N; X9 k) o視頻線走線規則
% n: I9 b- H( ]- fVR1- RGB 線串擾到其他信號線
& J) V0 Y8 A% c2 O, VVR2- SYNC 信號線串擾到時鐘信號線
1 w; C7 ^' s0 y: ^' mVR3- SYNC 信號線串擾到其他信號線
2.3 DFE 功用和報告
U1- 去耦合電容擺放瀏覽功能
U2- 時鐘網細節報告
5 v4 y9 N4 B9 U3．附錄A——術語
3.1- 特性定義
8 Z0 q) W& H( T- m6 s! v* R3.2- 術語定義
4．附錄B——未來將發展的規則
4.1- DFE 規則草案
CRx- 封裝設備里的串擾風險
3 \; ]* G7 A+ w: w4 |DR1- 差分網的長度不匹配
DR2- 差分網間距不一致
  k* V% ^8 ^0 Y2 R! h) wDRx.x- Parallelism
DRx.x-走線Symmetry
DRx.x- 跨Moat (在S1 的基礎上擴展對差分對跨Moat 的檢查)
DRx.x- 串擾（在CR1.x 的基礎上擴展對差分對串擾檢查）
DRx.x- 過孔數目（在GR2 的基礎上擴展對差分線上過孔數目的檢查）
* h7 m/ C  @9 oDRx.x- 差分網上電阻的擺放
GRx.1- 不理想的 implementation of Guard Trace
: p7 [' e, p: g3 t/ C. `# hGRx.2- 不理想的 implementation of Guard Fill Areas
GRx- 沒有足夠數目的Ground Via（僅僅在多個Ground 層的板上使用）
0 G5 e  t1 A4 u2 X, hSx – 過孔導致裂口在Power 層和Ground 層上
Ax – TBD(Audit)
Ux – 過大的時鐘網環路面積-面積
% u, W1 A' d3 TUx – 標明 Fast Part – 報告
$ B/ n& s; e0 {$ }Ux – 時鐘發生器擺放Utility
4.2 規則建議（還沒有草案或者沒有整理）
音頻
時鐘走線-大體上
串擾
1 T- G. H6 R1 q' p  ?& X去耦合
差分走線（LAN/COM/DIFferential Clocking）
* H0 Y' U* M) O4 Z  \& S總體走線
I/O 走線-大體上
LAN/COM
9 T9 P# g' ?+ A/ Q# ]: YModem
0 f# W# z7 M. s  ?擺放規則
' `! x3 y, w7 G3 H* ~( ^3 k+ g劃分參考層
信號參考
視頻走線
. u! @% h3 p1 t5 V" ]  r( W報告
& `# }. m; M5 D% ^4 L功用
+ D4 _2 Y( b0 r% [; {# i( C$ `........
, J& P6 D+ @% }: l

游客，如果您要查看本帖隐藏内容请回复

haiyun0921

不错

ho_bo

感谢楼主分享资料

ho_bo

感谢楼主分享资料

zgtsang

yyuuuu

space_001

学习一下

kewin_wang

感谢楼主分享资料