EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
如何让的移动电源通过EMI测试 $ s- P6 F5 H& T3 q+ e/ ~/ w
设计一个移动电源的一个关键设计挑战是通过EMI测试。电子工程师经常担心EMI测试失败。若电路EMI测试多次失败,这将是一场噩梦。您将不得不夜以继日地在EMI实验室工作来解决问题,避免产品推出延迟。对于诸如移动电源的消费类产品,设计周期短,而EMI认证限制又严格,因此您想添加足够的EMI滤波器顺利通过EMI测试,但您又不想增加空间,也不想在电路方面增加过多成本。这似乎很难兼顾两者。 TI design()提供了这样一个解决方案。它可以支持2.7 - 4.4V输入电压、5V / 3A、9V / 2A和12V / 1.5A的输出功率,且只适合移动电源应用程序。通过布置和布局的优化,此TI设计能获得的裕量比在EN55022和CISPR22 B级辐射测试中高出6分贝。让我们来看看设计过程。" D, Q5 N" c+ r3 J6 L1 D
6 C& j. Q6 ~7 F. H, L* o
确定关键电流通路9 Z1 o) a5 z" n d! j( ~6 S
EMI从电流变化(di / dt)循环的高瞬时速率开始。因此,我们应在设计之初就区分高di / dt关键路径。为了实现这些目标,了解开关电源中的电流传导路径和信号流是重要的。
4 g! a9 q; F* [! w& a* ? 图1所示为升压转换器的拓扑结构和临界电流路径。当S2闭合,S1打开时,交流电流流经蓝色环路。当S1闭合,S2打开时,交流电流流经绿色环路。因此,电流流经输入电容器Cin,且电感器L是一个连续电流,而电流流经S2、S1,且输出电容器Cout是脉动电流(红色环路)。因此,我们定义红色环路为临界电流路径。此路径具有最高的EMI能量。我们在布置期间,应尽量减少由它包围的区域。 K* `* s) S& q( V6 }
* t% j$ v( G! E6 q
图1. 升压转换器的临界电流路径 6 T0 h4 Q% ~7 r
最小化高di / dt路径的环路面积
8 Z1 {! }# d% d, F9 s) t% p 图2所示为的引脚配置。图3所示为临界电流路径的布局示例。NC引脚表示设备内部没有连接。因此,他们可连接到PGND。从电气角度讲,将两个NC引脚连接到PGND接地平面有利于散热,并能降低返回路径的阻抗。从EMI角度讲,将两个NC引脚连接到PGND接地平面使得的VOUT和PGND平面更接近彼此。这使得输出电容的布置变得更容易。从图3可以看出,将一个0603 1-UF(或0402 1-UF)高频陶瓷电容COUT_HF尽可能靠近VOUT引脚可导致高di / dt环路的面积最小。6 s1 C7 f8 z4 v* x
& U3 w4 @* i+ c1 J图2. 引脚配置
- W) y$ H( J3 F" q, K图3. 关键路径布局示例
- @" L7 R1 L* b F, |6 U8 } 来自距接地平面10米距离的高di /di回路的最大电场强度可通过下面的公式计算:: M3 S- M- G5 r, j
( X. p9 p' W6 O3 u2 I3 R) a/ [# |* V( f
6 i) g- P2 ~1 Y" B6 z3 r1 N
图4所示为使用和不使用COUT_HF的辐射EMI结果。在相同的测试条件下,辐射EMI通过COUT_HF改善了4dBuV/m。1 f! |/ j v# h% o4 P
3 z3 W9 C5 O* U" k/ P5 s3 H
2 w0 b, q' q/ C0 n
图4. 带/不带COUT_HF的辐射EMI结果
6 m7 y5 B( O9 z3 o将一个接地平面置于关键路径下6 z4 K; f! j; L. B( Z8 i+ l, C
高跟踪电感导致辐射EMI差。因为磁场强度与电感成正比。将固定接地平面置于临界跟踪的下一层上可以解决此问题。
* x) n6 [% v' W5 h8 t 表1给出了不同PCB板上的给定跟踪电感。我们可以看到,对于信号层和接地平面之间0.4 mm绝缘厚度的四层PCB来讲,其跟踪电感比1.2毫米厚的2层PCB的跟踪电感小得多。因此将距离最短的固定接地平面置于关键路径是降低EMI的最有效的途径之一。5 ?/ a& q4 V! C3 ]$ q: x
2 f- M% ~( [+ _- Z E
表1. 跟踪电感(走线长度=5cm) PCB
, Y# C3 K8 A. H0 _- M! S% @2 |2 Z | h (mm)
i5 l0 Q- ]4 Z1 v1 W" v | Wg(mm)
7 F) `: u1 }3 o+ T6 t- X' [! D | L(nH)
+ V" Z8 i! }2 J4 W" ^ | 单层PCB
0 s( [* O' ]! D5 v7 M4 g | --
% D/ T, H* g4 j+ t | --
& R# d. z2 V# x4 _ | 52
& g; G& e9 H+ P$ K' U/ a4 @' r$ G | 2层PCB
% l B9 m2 e& Z! j | 1.2, @2 p' ]0 z) Q1 c+ z; [. T
| 103 h8 x2 [; H" }' r S% }4 b
| 3.6! A$ b t+ h9 ^$ N- w s
| 4层PCB4 u+ ]# ^& |3 k7 D2 O* j
| 0.4; u+ E; G/ P3 Q# v* ~% D
| 10! J2 [$ X, I! N2 W
| 1.2' ?9 I# P/ _/ P1 e
| % s! e7 p( f& `
0 b! l( c; K2 G/ { 图5所示为2层PCB和4层PCB的辐射EMI结果。根据相同的布局和相同的试验条件,辐射EMI通过4层PCB可改善10dBuV /m。
3 b& A7 e! k8 }9 w
+ B/ d1 c D3 A! c8 C7 {+ b$ Y. K' F6 N, f0 X! @: C# Z
图5. 一个2层PCB和一个4层PCB的辐射EMI结果 % j. b" Z1 h! w
添加RC缓冲器, i& o5 i4 N' g8 x& o( r
若辐射水平仍超过要求水平且布局不能再提高,则在 SW引脚添加一个RC缓冲器和电源接地有助于降低辐射EMI水平。RC缓冲器应放在尽可能接近开关节点和电源接地(图6)的位置。它可以有效地抑制SW电压环,这意味着在振铃频率条件下,辐射EMI得以改善。$ W" n. F3 A1 L5 j. O
1 c8 {5 g7 a& `/ P
图6. RC缓冲器的布置
: R+ i; d- @2 n4 U; ^. ^7 G, K* D
' ?$ c& A( G' [9 z' b: y$ C" r! K+ N
|