请教个关于PCI Express信号阻抗控制的问题

qq451356924

看了一个关于PCI Express Layout gudie的文档，其中关于阻抗的要求PCI Express link traces must maintain 100 Ω differential / 60 Ω single-ended impedance
for 4-layer or 6-layer boards; and 85 Ω differential / 55 Ω single-ended impedance for 8-layer or 10-layer boards. 为什么PCB板层不一样会有不同的阻抗要求？
- g, S1 ?; o* s5 \3 c
- ]+ [: o; m. E/ W: @( c3 D/ @- s. e

hhhq2008

参考层不一样

topwon

我猜是层数多了，层间距小了，要满足原来的阻抗要求就可能导致走线太细，不能满足工艺要求，所以适当地降低阻抗目标值来保证有足够的走线宽度。。。。。

huo_xing

这个主要是方便布线吧。4~6层主力布线层是top/botm。
) J9 T' y: U$ k- W- ?) N8 l( S可以去看下阻抗，85Ω在表层线宽/间距会很大。100Ω的会好很多。

张湘岳

文档有更详细的内容吗？比较奇怪，没见过这要求。

apeng168

这个我也看到了，哪位大神来讲讲

anguchou

参考层關係

qq451356924

张湘岳 发表于 2019-6-24 21:31
, e- ~) P9 ^# ?文档有更详细的内容吗？比较奇怪，没见过这要求。

/ f: W, M" f/ \& S, y这个文档
! l, j& J2 I" x: J: G4 Q

张湘岳

qq451356924 发表于 2019-7-22 13:13
这个文档

+ K1 q* G4 N( J/ {供参考。
# O% {& ?! y, g7 _( C7 f# c0 ~
  b' l) u6 Q, l8 N
. F5 P1 }& k1 S5 m- o

anguchou

20797ce

还是没有理解

小老头

好帖子啊，学习啦

小老头

好帖子啊，学习啦

liszt94

过来学习学习，岂不美哉

小老头

好帖子啊，学习啦