|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 A-Lin 于 2019-7-4 08:46 编辑 2 Q/ @3 i2 h# W$ j8 T& ?) o: ?
' i+ R. I- d n7 U6 ^: I: q: E1 U
1 M* ], C- ?, T, a/ [+ `
* Y. W& \% g Y" B( T: P4 @4 K' I# p; ^" p" ^5 ~( E
0 c' X; r+ B. b9 c, l$ M
3 W' ~$ C& ^2 ?' k; J! a5 }引 言 数字信号处理主要研究采用数字序列或符号序列表示信号，并用数字计算方法对这些序列进行处理，以 便把信号变换成符合某种需要的形式。在现代数字 信号处理中，最常用的变换方法就是离散傅里叶变 换(DFT)，然而，它的计算量较大。运算时间长，在某种程度上限制了它的使用范围。快速傅里叶变换 (FFT)的提出使DFT的实现变得接近实 时，DFT的应用领域也得以迅速拓展。它在图像处理、语音分 析、雷达、声纳、地震、通信系统、遥感遥测、地质勘探、航空航天、生物医学等众多领域都获得极 其广泛的应用。随着FPGA技术 的高速发展以及EDA技术的成熟，采用FPGA芯片实现FFT已经显示出 巨大的潜力。 目前用FPGA实现的FFT处理器结构大 致分为四种：递归结构、级联结构、并行结 构和阵列结构。递归 结构只利用一个碟形运算单元对数据进行规律的循环计算，使用硬件资源较少，但运算时间较长。级联 结构每一级均采用一个独立的碟形运算单 元来处理，相对递归结构速度上有所提高，不足之处是增加 了延时用的缓冲存储器使用量。并行结构对一级中的蝶形单元并行实现，阵列结构是将每一级的蝶形运 算 单元全部并行实现，这两种结构有很高的运算速度，但消耗的资源过大，一般不采用。为了提高运 算速度，特别是为了适应多批数据处理，一般采用级联结构实现 FFT处理器。
# v# z: a/ W7 o$ X8 k: ]$ m6 ^! {; y' O8 n, X! y6 b& P
|
|
/1 
发表于 2019-7-4 08:38
收藏
淘帖
支持！
反对！