8层PCB分层问题和翘曲度

rurucc · 发表于 2019-7-10 11:21

您需要登录才可以下载或查看，没有帐号？注册

x

板子是高速连接板，只有插件，没有任何阻容，走的是SDI上G的信号。电流在40A左右。现在分层和硬件工程师产生分歧；建议我第二层和第三层对调。意见不一致。板厂说这样的分层容易产生翘曲，不知道怎么分了。

DING · 发表于 2019-7-10 11:24

那就对调可以了，不要打起来了

rurucc · 发表于 2019-7-10 11:29

DING 发表于 2019-7-10 11:248 |3 L$ g0 _. `' {( d
那就对调可以了，不要打起来了

但是顶层只有插件没有芯片阻容类的，，，，其它层的高速信号线以地平面为准才好吧。更何况电流在40A，这样大的电流，做参考平面不合适吧。。。。。。。我需要的是关于分层的意见，，，。

Rock_Lee · 发表于 2019-7-10 11:34

这个叠层哪层走HSIG呢？可能板厂认为当前叠层结构不能做到PP对称，所以容易产生翘曲。

rurucc · 发表于 2019-7-10 11:39

Rock_Lee 发表于 2019-7-10 11:34
2 |9 H/ ? u0 y这个叠层哪层走HSIG呢？可能板厂认为当前叠层结构不能做到PP对称，所以容易产生翘曲。

4 5 7层都是高速SDI信号。。顶底层各有一组（4对）

Rock_Lee · 发表于 2019-7-10 11:59

rurucc 发表于 2019-7-10 11:392 \% v3 D) v0 S" u' Z8 v* [
4 5 7层都是高速SDI信号。。顶底层各有一组（4对）

我觉得高速层走太多了。如果走线和厚度允许的话，可以这种叠层TOP GND SIG GND SIG/PWR GND SIG BOTTOM

本无名 · 发表于 2019-7-10 15:10

这叠层确实不理想，建议八层板，4个信号层4个电源地层,目测应该能走开。
T/G/S/P/G/S/G/B

宝剑_TSnJC · 发表于 2019-7-10 15:57

你层叠设计有问题的，高速信号不建议参考POW层，这样设计层叠的话， 40A的电流，PI和SI都有问题，建议T/G/S/P/G/S/G/B

宝剑_TSnJC · 发表于 2019-7-10 15:58

高速信号建议全部走内层，表层不要有告诉走线

ylkj123456 · 发表于 2019-7-10 16:25

00000

王小拧 · 发表于 2019-7-10 22:29

sdi几个g？最多也就1G吧。板厚多少?阻抗要求？这些都是需要考虑的，不是单纯的23层是否兑换的问题。生产来说对称度越高越好，而对于信号来说是距离地平面越近越好，发个层叠来看看

rurucc · 发表于 2019-7-11 09:56

王小拧发表于 2019-7-10 22:29$ z- X3 p) x4 Z* c. E
sdi几个g？最多也就1G吧。板厚多少?阻抗要求？这些都是需要考虑的，不是单纯的23层是否兑换的问题。生产来 ...

至少3个G，板层结合报价，确定就用这个做试验板，先看看。

王开鑫55 · 发表于 2019-7-11 11:55

Rock_Lee 发表于 2019-7-10 11:340 L+ }# p4 e+ n; Q' x" e$ x# F/ F
这个叠层哪层走HSIG呢？可能板厂认为当前叠层结构不能做到PP对称，所以容易产生翘曲。

你好，问一下，怎么看出来PP不对称的

Alleger · 发表于 2019-7-17 16:02

王开鑫55 发表于 2019-7-11 11:55. j1 m/ d$ a M/ Q2 p" }+ W
你好，问一下，怎么看出来PP不对称的

通常信号层s和s对称，电源层p和p对称，1/8，2/7，3/6，4/5，建议内层残铜率差值<30%,外层<15%，残铜率差值与生产上翘曲可能性成正比。

王开鑫55 · 发表于 2019-7-25 13:28

Alleger 发表于 2019-7-17 16:022 g' Z/ k, D: u* N' f8 Z
通常信号层s和s对称，电源层p和p对称，1/8，2/7，3/6，4/5，建议内层残铜率差值

他的这个都对称，除了2s与7P不对称，所以整个不对称？

帐号		自动登录	找回密码
密码			注册

推荐内容 /1