DDR 时钟辐射超标怎么办？

abcde1234

公司一款产品，2层板，板厚1.2mm;605M辐射超标5dB，DDR差分阻抗参考设计140ohm,频谱仪探到源头是DDR差分时钟线，试过的对策：
1 @- `) b+ w) M* Z$ h' y1）在差分线上并联4.7pf电容；
2）靠近DDR端差分间并联3.9pf电容；
3）调整源端串联电阻
2 G3 a% \0 Q. `+ v/ O- C2 G) n4)加屏蔽罩
" g1 o8 U7 }5 |0 F都无法改善;真不知如何改了，大伙有方法不？
) g' Q& H' y  B" [" g

' w4 I. ~/ v; o0 _' S& n0 ]

EDA440981

加屏蔽罩没效果说明发射点没罩住。检查下那些构成天线的地方

wu6886

整個ddr罩住看有沒有用

topwon

先看看主芯片是否能支持DDR的时钟展频功能吧。不行的话估计要重新优化layout了。

samuel_sz

现在的电子产品也真是成本敏感，这种板做两层，DDR的时钟线下线有完整的地平面层吗？这样要过认证只能做两层，那真是不容易啊！

mjxonline

调低主控的驱动能力

haiyun0921

开展频，降驱动