|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
扩频E2无线中继器的设计
# ^" h: b- }- d& [/ k
5 T* `. k2 ^) \" x- ^* z 摘 要： 数字复接技术和无线扩频技术是数据通信的两大重要技术,本文阐述了利用这两大技术实现扩频E2无线中继器的基本原理和设计方案,并介绍了一种提高数据传输速率的软扩频方法。
6 j6 p) p0 T& {5 J8 Y 关键词： 数字复接 无线扩频 软扩频 四相多元双正交键控（QMBOK）
. \8 d, ?/ y$ `% F, \ 随着移动通信、个人通信技术的发展,无线通信技术成为发展的主流之一。无线通信产品具有广泛的应用领域和巨大的市场潜力。本世纪五十年代提出的扩频通信技术提高了无线通信的抗干扰性和保密性,已经成为物理层的主要通信手段。现阶段大部分无线扩频产品满足无线局域网IEEE802.11标准,利用ISM频段传输数据速率1Mbps／2Mbps的数据流。但是,为了提高传输效率增强无线通信的竞争力,无线通信必须向高速方向发展。如果按照常规的DSSS扩频方式提高速率必然大大增加带宽,在带宽有限的条件下,如何提高传输效率是许多无线开发商关注的问题。我们研制的扩频E2无线中继设备在这一领域进行了一定的尝试。
7 [- r9 B" g+ e5 c7 E, _ ![]()
" U. Y; E; Q7 r4 ?* |& w7 b/ a+ U１ 扩频E2无线中继器的总体方案: v6 q1 }2 E0 S+ c
扩频E2无线中继器的总体框图如图1所示。
" ~0 g# z! h( g/ j6 T6 [& P3 w 扩频E2无线中继器为全双工方式。作为主端其功能框图见图1(a),来自程控交换机或路由器等有线设备的一次群或二次群数据流均为线路传输码（HDB3码）,若输入信号是二次群（E2）信号,经过码型转换,将HDB3码解码为NRZ码;若输入是一次群信号,则需经过复接和解码两个环节才能输出码型为NRZ码的二次群信号。对该信号进行基带扩频,然后经过中频调制和上变频,馈至天线发送出去。从端是主端的逆过程,其功能框图见图1(b) 。系统中的基带部分、中频和射频部分均在控制器的控制下进行工作。
' k4 D! U$ d. @# f ２ 数字复／分接模块设计
9 l9 M' l# D W( |+ c 2.1 数字复／分接原理, z$ f) V- ]7 P9 f: i# \
数字复接的目的在于扩大传输容量提高传输效率。在主端进行复接,在从端进行分接恢复出原来的各支路信号。根据输入信号的不同类型可以选用同步复接方式或异步复接方式,当输入端的各支路信号来自同一钟源,各支路上的数据流之间仅存在相位差而不存在频差则采用同步复接;反之,如果各路数据流来自不同的钟源,存在相差和频差则需采用异步复接方式。本系统考虑到各支路信号可能来自不同的钟源,但是各支路的标称速率一致,故采用异步复接方式中的准同步方式。所谓的准同步数字复接是指：在复接侧各支路先进行码速调整,使其成为同步信号再同步复接;在分接侧先同步分接,再恢复码速。这里所说的码速调整就是指人为地在各个待复接的支路信号码流中插入一些脉冲而使各支路信号的瞬时速率同步,在收端按照复接插入的规则扣除掉插入的脉冲,人们常用正码速调整方法。
/ R9 @3 o$ H P) j+ r8 s: _: }, S/ d7 [8 I
准同步数字复接的帧结构如下：* g4 e3 J- e+ B8 T" R3 Y
![]() : q2 c$ w9 V3 U
- e9 u2 o" W# Z2 _0 H7 K
其中F11、F21……F13、F23是帧同步码,码型为：11110000;F33、F43为告警位和备用位;C11～C41,C12～C42,C13～C43为四个支路的插入标志,“1”表示有插入,“0”表示无插入;V1～V4为插入脉冲,如不需插入时则传送信息码。
9 q8 |0 G# F+ |8 s 2.2 复／分接电路设计
9 G$ @' d- i3 @5 C3 E9 y 早期的复接设备由分立元器件组成,完成一个二次群数字复／分接需要很庞大的电路支持,随着LSI技术发展,二次群设备大大简化。在国内,武汉邮科院研制出WG03复接芯片和WG02分接芯片,清华大学等单位也先后研制出了类似产品。这里我们选用了北京格林威通信公司的产品GW7600,它将分／复接功能集成到一块芯片上,从而增强了可靠性,减小了体积。GW7600具有如下性能特点：
1 h1 Y+ M5 a6 i6 ^8 |! l% { ·既可用于二次群又可用于三次群进行准同步复／分接,符合ITU-T建议G.742和G.751;
! Z# k" G5 j1 z0 |/ H& J ·将复／分接集成为一片;/ S4 p0 s# c$ c
·内部集成数字式2.048Mbps和8.448MPBS速率的时钟恢复电路;
# l* x0 Z7 o2 Q. B! R- h% L( Q$ f& T N+ G4 w8 u% ?5 C. b/ H
![]()
1 ^, ^2 _* I7 }: k( V5 u- r1 i) }* t9 T+ y3 ?7 g
·各支路和群路码型都可以单独选择;
& v) {" V H2 p l4 c ·具有完善的告警功能。
J; z, f3 J. W# _/ ?/ B# ^ 利用GW7600作为核心芯片所构成的复／分接电路原理框图如图２。& |) o9 h9 I7 \
其中初始化单元用来设置群路及各支路码型(HDB3/NRZ),复接侧及分接侧双单变换单元将HDB3码的双极性信号变为两路单极性信号,告警信号单元按照G.741标准实时提供告警信号,时钟单元用以提供复／分接电路必需的时钟信号。系统加电后开启初始化单元,进行初始化设置,然后系统自动完成复／分接功能。
) F7 O$ h, @9 S2 V ３ 基带扩频模块% ^+ R! S L- e; G
本设备需要对二次群信号进行透传,因此要求基带扩频芯片必须满足两个条件：（1）吞吐量必须能够处理二次群信号;（2）面向E2信号呈连续方式进行传送。目前,国外许多从事专用集成电路开发研制的厂商先后研制出了具有不同特点的基带扩频处理芯片,但是大多数只能处理1Mbps、2Mbp、4Mbps数据流,比如：STEL2000、Z2000、SX043、HFA3824等芯片。HARRIS公司于1998年先后推出了HFA3860系列基带扩频处理芯片,它可以分别工作于1Mbps／2Mbps／5.5Mbps／11Mbps,通过分析较后确定采用HFA3860B作为本系统的基带处理器。
0 z, l, ~* l) Q/ z* ] |( f 3.1 HFA3860B简介
5 h5 x2 i2 V9 e X4 D HFA3860B是HARIS公司1998年11月继符合IEEE 802.11无限局域网标准的DSSS基带处理器芯片HFA3824之后推出的能够处理高速数据流的DSSS基带处理芯片。它不仅对HFA3824具有一定兼容性,而且可以在2.4GHz频段上按照802.11的带宽标准传输高速数据流,该芯片具有如下性能特点：
: H% F3 J l/ a' ~( F* r ·扩频增益：≥10dB;
! S& w3 d! t( i% G ·可编程数据速率：１Mbps、２Mbps、5.5Mbps、11Mbps;; L8 }% `- @+ }
·单电源供电：2.7V～3.6V;- c* D& ^! ]+ c5 Z% L; _
·扩频调制方式：DPSK、DQPSK、MBOD、CCK;$ a9 s7 V4 I, D; i2 S9 Z
·支持全双工或半双工操作;/ q G4 j x$ J6 K
$ S9 k* F' u- V7 J% K: m
![]() ·9 ?. ^9 K; |: Q- n! W2 k' w4 u
) l; P" K- Y6 v+ B# ~% H' g
片内集成有A/D转换器和RSSI电路;
& d8 {' o- Z/ c0 U, |7 L ·支持双天线转换。) f8 Q# D( [( l' a& w! b
3。2 QMBOK扩频调制方式
- O6 A( Z) _, T( v; h HFA3860B可以采用不同的扩频调制方式使其分别处理不同的标称速率,本系统的吞吐量为8.448Mbps,
) O! H3 ?8 T" m4 |% x 可以采用QMBOK扩频调制方式。QMBOK（四相多元双正交键控）是一种软扩频方式,它不同于一般的直扩方式,而是采用编码方法完成频谱的扩展,即用几位信息码元对应一条伪随机码进行调扩。QMBOK的扩频过程如图３所示。2 a1 q4 ]' _0 F0 Q
输入数据通过扰码器扰码后,按照1.375MHz的时钟将数据按符号送入多路器,多路器将1个符号分解为8bit,d0～d2,d4～d6各为一组。d0～d2,d4～d6分别送入两个修正Walsh函数发生器,然后各输出一个8位修正Walsh函数,d3、d7用对修正Walsh函数的原码取代码,这样,可以在不增加设备复杂度的基础上增加2bit的传送量。数据传换形式如下：
( Z4 X. s% q$ M+ `
, `. Y# B* V( g: \7 i5 @8 v# r![]()
/ S* n, a/ r- H9 V& N! i2 J- v9 E# u
其中,符号速率RB=1.375MSPS;数据速率Rb=1.375×8=11MbpsCHIP速率Rc=1.375×8=11Mchips/S。由此可以看出虽然数据速率提高了,但是由于其扩频后的CHIP速率没有变,所以对带宽无影响。MBOK的解扩过程如图4所示。7 ~" a$ p) _$ q, P3 w5 Y
解扩过程主要通过三个环节：相关运算、输出极性鉴别和码元判决三部分。待解扩I/Q支路信号分别与8个修正Walsh函数进行相关运算,在Ｔ时刻进行抽样,经过极性鉴别器分离出信号的符号和有效值信息送入码元判决器,在码元判决器中比较｜q1｜～｜q8｜,取其较大值,经过修正Walsh函数表恢复出所对应的３位码字,再结合符号位便可恢复出相应的４位信息,从而达到解扩目的。
1 u4 T, ^- i, k0 \& K0 V
) N8 d/ T% H: f% z5 M9 n ![]() - w n6 j) m2 y
8 _2 h8 B: b8 y7 N: Z' b& m/ c% B修正的Walsh函数表见表1。
# {& [* n0 w" P2 N% E& ~2 y. } 这种调扩方式的扩频处理增益包含两部分：（1）带宽减少所带来的增益 ![]() ;（２）编码增益1.6dB,所以PC=10.6dB。
7 k6 F5 b7 {+ X8 M u' a4 F0 J 3.3 HFA3860B在系统中的应用4 h) A+ @2 y' j, t; L+ Z
HFA3860B的标称速率为11Mbps,而本设备所要处理信号为8.448Mbps,能否将该芯片降速使用是个关键问题。通过对HFA3860B分析发现其各时钟之间有一定的分频关系,它的主时钟MCLK额定频率为44MHz,其它各时钟信号均由其分频得来,TXCLK为发送时钟,RXCLK是接收数据时钟,二者均是MCLK的4分频。如果将主时钟MCLK工作频率降至33.792MHz,则TXCLK和RXCLK的工作频率将降至8.448Mbps,HFA3860B便可工作在8.448Mbps速率下,从而满足吞吐量的要求。再者,HFA3860B主要满足802.11协议要求,进行包方式传送,为了实现面向E2信号的连续方式传送,可以利用FIFO进行缓存完成连续方式与包方式之间的转换,原理图如图5所示。( e g+ b2 h H% ]3 f$ B& q
在图中A、B两点数据呈连续状态,而在其它各处数据按包方式传送,显然每包的数据速率应大于8.448Mbps。这里如何设置FIFO的深度、每包的包长以及控制信号的配合问题是关键问题。另外,为了保证E2数据的频率、相位具有继承性,要求各部分的时钟信号具有继承性,因此,发端HFA3860B的主时钟MCLK是从E2信号源时钟５倍频得来,收端HFA3860B的主时钟由锁相环跟踪接收信号获得,FIFO的时钟由HFA3860B分频、倍频得来,这样逐级继承保证了时钟关系不发生失真。2 C& r# T" B; p
3 G1 l9 ]. `* u$ c. m+ ^$ z4 l
包方式传送时的帧格式如下。
, s) H y0 A: n
w9 |/ k7 \& z! x5 n4 ^+ m![]()
6 C8 [' N/ @& W! |1 A9 N
, \% n3 S5 Q$ U4 Q. `) ? ４ 中频、射频模块
3 n7 E f' @% a) q/ _$ a5 q 从系统性能考虑,我们选用Harris公司的芯片组HFA3724、HFA3624、HFA3524、HFA3424、HFA3925实现中频调制／解调和上／下变频功能,如图6所示。在主端,可编程基带处理器3860B输出扩频后的两路正交信号（IOUT,QOUT）,这两路信号在HFA3724中以280MHz为载频完成DQPSK/DBPSK中频调制,已调中频信号再经HFA3624上变频至2。4GHz ISM频段,较后经HFA3925功率放大由双工器馈至天线发送出去。在从端,通过天线选择器选择合适的接收天线接收信号,接收到的2。4GHz扩频信号经收发转换开关馈至低噪声放大器HFA3424,经下变频器HFA3624号送入HFA3860B。$ r* b9 @0 L) P; L7 p* ?! Q, I
![]()
/ G9 h" h" Z! T7 s# ^6 V 综上所述,无线通信向高速化发展是未来发展的大趋势。在国外,已有厂家着手研制高速无线局域网产品,我们研制的扩频E2无线中继器在这方面作了一定尝试。不难预测,高速无线通信产品必然具有广阔的应用前景。
- ]0 E% s5 K2 B5 q: `. c3 U4 Q9 \: a
- |/ G! G# ]9 W+ r
y7 h7 A. X8 z: P- e- d
|
|
/1 
发表于 2019-7-24 09:00
收藏
淘帖
支持！
反对！