W971GG6SB-25小秘密

Cinderella0922

W971GG6SB-25小秘密

. \* |$ t% g5 I3 U1.一般说明
" E( H- w- I$ ?3 z       W971GG6SB-25是1G位DDR2 SDRAM，组织为8,388,608字x 8个存储区x16位。该器件可实现高达1066Mb / sec / pin（DDR2-1066）的高速传输速率，适用于各种应用。
6 Q# T' J8 J9 J6 c( W       W971GG6SB-25分为以下等级部分：-18，-25,25L，251,25A，25K和-3。 -18级部件符合DDR2-1066（6-6-6）规范。 -25 / 25L / 251 / 25A / 25K等级部件符合DDR2-800（5-5-5）规范（25L级部件保证在商业温度下支持IDD2P = 7 mA和lDD6 = 4 mA， 25l工业级部件保证支持-40℃≤TCASE≤95C）。 -3级部件符合DDR2-667（5-5-5）规范。汽车级零件温度（如果提供）有两个同时要求：器件周围的环境温度（TA）不能低于-40℃或高于+ 95℃（对于25A），+ 105℃（对于25K），以及温度（TCASE）不能低于-40℃或高于+ 95℃（对于25A），+ 105℃（对于25K）。当TCASE超过+ 85°C时，JEDEC规范要求刷新率加倍;这也需要使用高温自刷新选项。此外，当TCASE <0C或> + 85℃时，必须降低ODT电阻和输入/输出阻抗。
# A/ K2 o6 ~7 [% ]; a2 f       所有控制和地址输入都与一对外部提供的差分时钟同步。输入被锁存在差分时钟的交叉点（CLK上升和CLK下降）。所有/ Os以源同步方式与单端DQS或差分DQS-DaS对同步。
$ s% y& U# i1 }4 L" _3 O+ E
3 T8 _- {9 i7 q·电源：VDD，VDDQ = 1.8V±0.1V
( j; n' k8 _2 Q( j: V  v2 m. a3 k·双倍数据速率架构：每个时钟周期两次数据传输
9 f  \3 w( ?% F" d# K·CAS延迟：3,4,5,6和7
·突发长度：4和8
·数据传输/接收双向差分数据选通（DQS和DQS）
' G7 b. X5 o: C·与读取数据边缘对齐，与写入数据居中对齐
- W2 f5 ^3 {: K1 C+ q5 q1 Q! Z# R3 P·DLL使用时钟对齐DQ和DQS转换
·差分时钟输入（CLK和CLK）
. |" O9 C* j) u5 u: ^3 h" M·用于写入数据的数据掩码（DM）
0 d) R  A/ P' c/ p·在每个正CLK边沿输入的命令，数据和数据掩码都参考DQS的两个边沿
/ T4 k& R( I' ?" u+ G7 }·支持CAS可编程附加延迟，以提高命令和数据总线的效率
·读取延迟=附加延迟加CAS延迟（RL = AL + CL）
·片外驱动器阻抗调节（OCD）和片上终端（ODT），以获得更好的信号质量
·读写突发的自动预充电操作
·自动刷新和自刷新模式
8 @- N% {- x# q+ I) y·预充电断电和有源断电
& J$ Z. C$ t; Y2 M# L. ?·写数据掩码
* U) X0 v! U9 Q8 _6 d" `·写延迟=读延迟-1（WL = RL-1）
·接口：SSTL_18
, c' x$ i( Z2 k3 m: v+ c·采用WBGA 84球（8X12.5 mm2）封装，采用符合RoHS标准的无铅材料