当在同一个PCB层的时候，GND和VCC相交的时候，我应该去隔开谁呢，才能把影响降低到...

pegngf

当在同一个PCB层的时候，GND和VCC相交的时候，我应该去隔开谁呢，才能把影响降低到最小。感谢！

ygcgsa

这种情况在Power plane中会遇到。

Colbie

我的建议

/ ]( Q) J  A* h6 A6 b' ^1. 哪一层被较多较重要信号当作参考平面，就保持完整
( X, S! u4 M' [4 p  u2. 被分割的平面可以在表层用跳线再短路
3. 在两个分割处分别用缝补电容跨分割，亦有上述第二条的效果。

cat12620

Colbie 发表于 2019-7-29 17:11
我的建议
* Q) ]# P9 `( h- J: Z9 P
% Y! A; K& d5 O* {" b1. 哪一层被较多较重要信号当作参考平面，就保持完整

同意这种做法！
9 f) |" I* T* K6 ?: I应该效果会很好。
7 Z% @2 N+ C* W8 n

Allevi

# I3 l7 d6 z: y" S( o4 r$ `# t最少保证10mil以上的距离吧，当然要视电源的电压而定，防止高压和低压击穿放电。

haiyun0921

Allevi 发表于 2019-7-29 17:13
6 _/ }; U) J+ f; i: O* z最少保证10mil以上的距离吧，当然要视电源的电压而定，防止高压和低压击穿放电。

$ K, x5 r7 I3 j: L! Q: ~+ @) ]! l7 u是的，关键信号参考完整的GND平面
! e: h; e% q1 f7 F7 V4 y

lyr1983119

一般是隔开VCC吧。。GND的完整性一般优选于VCC