找回密码
 注册
查看: 2362|回复: 17
打印 上一主题 下一主题

layout时怎么确定画几层板?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-1 15:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
根据经验还是有迹可循,求解!8 {4 F! X/ {6 R1 n9 V8 H- v
  • TA的每日心情
    开心
    2019-11-20 15:15
  • 签到天数: 1 天

    [LV.1]初来乍到

    推荐
    发表于 2019-8-1 21:35 | 只看该作者
    通过板上最大的BGA颗粒的排数来确定啊1 c- m) ^+ e$ ?3 ^9 b& F
    前面两排表层出线  往里 3-4排  用bottom出线2 N$ X4 }6 S9 e& T, v- G
    再往里5-6排 用一个内走线层  用neck mode 两根并排走
    ! C2 M5 G# K3 V* [) ]. V9 a2 d以此类推  
    5 h/ ]& Q+ W+ T然后再看板上电源数量和电流大小 决定是否额外使用电源层 和对应的回流地层
      y& D/ I- E4 G6 f+ S9 E3 d% q7 y: N0 a* U
    你的走线需要多少层就可以大概确定了

    该用户从未签到

    推荐
    发表于 2019-8-2 16:04 | 只看该作者
    kevinyuan123 发表于 2019-8-1 19:37
    ) b3 Z; k5 l! K0 ]& z嗯,就我实验室的一个师兄,画一个arm加FPGA的板子,用了四片DDR4,他拿到方案一看就说至少十层,最后就 ...

    3 V: a( n9 s, d/ b. G1 RARM不是主要的,重要的是FPGA外加4片DDR4,菊花链拓扑,首先考虑层数时层的定义首先要想好比如十层TOP/GND2/ART3/GND4/PWR5/PWR6/GND7/ART8/GND9/BOT,有一个清晰的概念和叠层结构,内部走线层就只有ART3和ART8,电源层最好用GND把走线层隔开,假如没有太多的器件,要求也不高,两层能走出来也可以,不行就加层或者走表层,减电源层。

    该用户从未签到

    2#
    发表于 2019-8-1 16:04 | 只看该作者
    通常看主控复杂情况吧

    该用户从未签到

    3#
    发表于 2019-8-1 16:09 | 只看该作者
    看CPU的出线了在加上地电源

    点评

    嗯,但是太笼统了,想问的细致一点。谢谢  详情 回复 发表于 2019-8-1 17:01

    该用户从未签到

    4#
     楼主| 发表于 2019-8-1 17:01 | 只看该作者
    DING 发表于 2019-8-1 16:09+ }- ]4 {" ~9 M- t; A
    看CPU的出线了在加上地电源

    4 B8 e1 J! U8 y8 }/ F0 n嗯,但是太笼统了,想问的细致一点。谢谢
  • TA的每日心情
    开心
    2019-11-19 15:39
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2019-8-1 17:21 | 只看该作者
    这个问题比较复杂,根本原则就是线能不能走出来而又满足要求

    该用户从未签到

    6#
    发表于 2019-8-1 17:43 | 只看该作者
    很多情况下几层板不是layouter说了算的,只能说大概确定多少层能画出,有的人要考虑成本,有的人要考虑功能,有的人要考虑周期,按照最佳方案画好了,突然说能不能再减两层,太多了。

    点评

    如果是复杂点的板子,布完局后,需要好好的进行评估几层板,而不是突然加层减层,你是PCB设计师,决定多少层主要还是把握在你手上,但是要合理性.  详情 回复 发表于 2019-8-15 10:05
    嗯,就我实验室的一个师兄,画一个arm加FPGA的板子,用了四片DDR4,他拿到方案一看就说至少十层,最后就画了十层,也不知道他怎么想的,看是不是和引脚数目有关。  详情 回复 发表于 2019-8-1 19:37

    该用户从未签到

    7#
    发表于 2019-8-1 17:49 | 只看该作者
    或者看板子上有什么器件,有没有主控芯片和DDR有没有RF,一般正常情况下一片DDR2,两三个主控芯片至少要4层,最好是6层,有MTK路由芯片和DDR3的板子,两层都能画。

    该用户从未签到

    8#
     楼主| 发表于 2019-8-1 19:37 | 只看该作者
    CAM365 发表于 2019-8-1 17:43
    , }8 U  s6 p' \' Z2 V很多情况下几层板不是layouter说了算的,只能说大概确定多少层能画出,有的人要考虑成本,有的人要考虑功能 ...
    9 B( H* l6 V! ~8 l8 L' b' y
    嗯,就我实验室的一个师兄,画一个arm加FPGA的板子,用了四片DDR4,他拿到方案一看就说至少十层,最后就画了十层,也不知道他怎么想的,看是不是和引脚数目有关。4 c' d% `+ L, a) d: `: c8 W

    点评

    ARM不是主要的,重要的是FPGA外加4片DDR4,菊花链拓扑,首先考虑层数时层的定义首先要想好比如十层TOP/GND2/ART3/GND4/PWR5/PWR6/GND7/ART8/GND9/BOT,有一个清晰的概念和叠层结构,内部走线层就只有ART3和ART8,电  详情 回复 发表于 2019-8-2 16:04

    该用户从未签到

    10#
    发表于 2019-8-1 22:30 | 只看该作者
    根据载流的大小,从最密的区域,最乱,最集中的区域,根据板子的实际通道评估走线数量,可预估出层数
  • TA的每日心情
    擦汗
    2025-1-13 15:30
  • 签到天数: 77 天

    [LV.6]常住居民II

    11#
    发表于 2019-8-2 09:33 | 只看该作者
    评估走线最多最密的地方,评估西药几层布线层

    该用户从未签到

    12#
    发表于 2019-8-2 09:56 | 只看该作者
    先说高点,然后等他们还价,这样画起来容易些,比如2层可以的你说四层,如果都没意见那就赚了,4层板比2层板好画多了是吧。

    该用户从未签到

    13#
    发表于 2019-8-2 10:15 | 只看该作者
    本帖最后由 superfamale 于 2019-8-2 10:17 编辑 + `8 k7 ?9 C. s! |' L

    $ I; [! h! ?9 n( E, t& @& u1. 看器件fan-out要几层,重点BGA;2. 看布局布线密度,评估有没有布线瓶颈,需要几层才能走通;; n- P, v& e. n& D0 E7 I# a8 c
    3. 看板子信号,有高速线和需要提供完整参考面的,出于对信号质量的保证,避免2层板。/ Z! M# E& e6 v5 S+ _& {

    该用户从未签到

    14#
    发表于 2019-8-2 15:12 | 只看该作者
    需要几层就用几层,越少成本越低,前提是保证信号质量
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-3 11:22 , Processed in 0.078125 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表