本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 电磁兼容&安规论坛 › 有的引脚上会连接两个及以上电容，那么就这些不同容值的 ...
12下一页
返回列表 发新帖
查看: 1660|回复: 16
打印 上一主题 下一主题

有的引脚上会连接两个及以上电容，那么就这些不同容值的电容该怎样排布呢？

[复制链接]
pegngf

该用户从未签到
跳转到指定楼层
1#
发表于 2019-8-7 17:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x

: w$ u6 W' O9 T2 B, l
# {: x# @3 K) u6 w3 e有的引脚上会连接两个及以上电容，那么就这些不同容值的电容该怎样排布呢？9 B, z# W$ s$ m2 G
1，容值大的靠近引脚，因为电容是一个储能元件，特别是在电源引脚，当芯片耗能的时候就释放储存的能量，当纹波大时又吸收多余能量。; j3 |+ w: H% B. T& g; p2 K
2，容值小的靠近引脚，因为容值小的相对的有效抑制频率较高，还有容值小的一般封装也较小，因此寄生参数也小。  J' ~5 C$ w% T/ \$ w
我是觉得大的靠近引脚，但是道理也讲的不是很清楚，请大神指教一下，非常感谢！
6 w. e! D, r8 [0 F: j  [! ]" r. m另外电源脚和信号脚会不会应用规则不一样？

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
ygcgsa

该用户从未签到
推荐
发表于 2019-8-7 17:19 | 只看该作者
我对这个问题也不太清楚，提出我的想法求指教
0 P' H0 o7 P, H+ S+ Q' M; ]: j: r, W
5 k) \; B9 c/ i: S% o& h大电容功能是滤波，一旦与负载（IC）的距离过远，则铜箔的杂散电感将降低电容的反应速度
2 c# Y+ V9 o6 H5 l( N. \, [9 A小电容功能是去耦，一旦与负载（IC）的距离过远，则电流迴路过大越有利于磁场发射  ?5 b. o' X% j. [% i

/ s0 Q8 D) h; N5 k( Y1 B我是55％倾向将大电容靠近IC，45％倾向小电容8 _: t. U, m% ~; s
因为我想即使大电容会加大小电容的去耦迴路，但是这样的去耦迴路面积依然小到不足以发射低频（1GHZ内）的磁场，我想至少要THZ以上才有机会，但我记得磁场主要反应在EMI低频
! C& f$ M( s  I  a8 `; y( D6 r2 p5 [$ [- N
( z+ x. E6 z3 Y8 `5 r+ x
我个人的想法是，第一记得加这两种电容，第二记得距离要近3 m; T/ e7 `1 R4 A
至于顺序如何排列，应该不是重点。

点评

Colbie
简单这样说吧，你就认为大电容抑制低频，小电容抑制高频，那么，高频的东西就是我们重点要抑制的，因为它更容易辐射等，所以，与IC形成的环路越小越好，这样考虑的话，小电容优于大电容靠近IC。  详情 回复 发表于 2019-8-7 17:22

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

House

该用户从未签到
推荐
发表于 2019-8-7 17:20 | 只看该作者
Allevi 发表于 2019-8-7 17:18! ^2 c3 r4 b3 l) a
容值小的靠近IC管脚，容值小的是去耦电容，抑制IC动作产生噪声的，让噪声尽快回到源头，所以环路越小越好 ...
! I+ s  {/ K4 a. ]4 @9 j' ^0 u/ }
说得有道理，本人再补充一条：2 l. Q: v6 k: Q5 |8 z( x7 ~% V2 {
设计IC端多个去耦电容布局的最常见的一个错误方式是把他们一个个地排成一排，且把它们的0V连接都设计在同一端；但这一的布局会增大阻抗降低电容的去耦效果。正确的做法是把它们的电容0V接地端过孔错开，不要置于同一端。
8 d5 B' N5 ]2 c- ~% o; K* D0 N+ m这是戴尔公司的申请的专利，若打算使用这一技术请留心不要侵权。
$ `9 a* k( }6 _" n7 p. T

点评

cat12620
对，是专利，蒙特洛斯那本书上说过。[/backcolor]  详情 回复 发表于 2019-8-7 17:21

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

artic

该用户从未签到
推荐
发表于 2019-8-7 17:26 | 只看该作者
+ b* z7 V  c7 |) }0 h1 v8 @
假设一个是自身谐振频率为50MHz的小电容，1个是自身谐振频率为1MHz的大电容4 k) P2 c0 ?1 \- r* G! h' ?) n' G5 W
大电容放前面，小电容放后面时，安装到板上后，整体阻抗最低的两点变成1MHz与60MHz
0 ^4 X8 l5 E' F; M* G而小电容前，大电容后，安装到板后，整体阻抗最低的两点变成0.8MHz与50MHz) `1 E  X8 H5 F4 G# a7 j0 U
这两种哪个好？能有定论吗？肯定得看实际需滤除的频点啊！
" P, R8 r5 N6 l8 B: s4 m# H% n而且，那点寄生的电感产生的阻抗应该比较小吧，说不定还没电容本身的容值误差引起的差异大。我觉得MHz范围内是不用考虑这些问题的。

点评

Colbie
不错，一般是高速集成电路上才会认真考虑到（GHz级别）谐振问题。  详情 回复 发表于 2019-8-7 17:26

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

Colbie
  • TA的每日心情
    开心
    2019-11-20 15:05

    • 签到天数: 2 天

    [LV.1]初来乍到
    2#
    发表于 2019-8-7 17:17 | 只看该作者
    输出先大后小，输入先小后大。

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    Allevi
  • TA的每日心情
    开心
    2019-11-19 15:19

    • 签到天数: 1 天

    [LV.1]初来乍到
    3#
    发表于 2019-8-7 17:18 | 只看该作者
    ( @  G! N; A! V
    容值小的靠近IC管脚，容值小的是去耦电容，抑制IC动作产生噪声的，让噪声尽快回到源头，所以环路越小越好；0 v4 Z  R8 \1 J* b3 I. k, N$ h
    大电容是储能的，在IC开关动作时提供一个电流，减小地弹噪声。

    点评

    House
    说得有道理，本人再补充一条： 设计IC端多个去耦电容布局的最常见的一个错误方式是把他们一个个地排成一排，且把它们的0V连接都设计在同一端；但这一的布局会增大阻抗降低电容的去耦效果。正确的做法是把它们的电容  详情 回复 发表于 2019-8-7 17:20

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    Taio

    该用户从未签到
    5#
    发表于 2019-8-7 17:19 | 只看该作者
    大电容主要抑制低频，其波长大，可以适当放远，小电容则相反。

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    cat12620

    该用户从未签到
    7#
    发表于 2019-8-7 17:21 | 只看该作者
    House 发表于 2019-8-7 17:20
    1 A5 c+ L* B4 N6 o1 Q0 Y7 t& E说得有道理，本人再补充一条：# v0 F" j0 R' x/ |9 o
    设计IC端多个去耦电容布局的最常见的一个错误方式是把他们一个个地排成一 ...

    0 a+ Z- _4 Q7 F4 I对，是专利，蒙特洛斯那本书上说过。
    ) }& o  r7 r0 p' m

    点评

    lovky
    书名是什么，学习下，谢谢  详情 回复 发表于 2019-8-9 09:03
    bashao
    书名字叫什么，学习哈这个技术呢  详情 回复 发表于 2019-8-8 20:29

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    Colbie
  • TA的每日心情
    开心
    2019-11-20 15:05

    • 签到天数: 2 天

    [LV.1]初来乍到
    8#
    发表于 2019-8-7 17:22 | 只看该作者
    ygcgsa 发表于 2019-8-7 17:19
    . m. S/ x0 ?2 ^5 ]我对这个问题也不太清楚，提出我的想法求指教- ?; |3 ?* s, a( j/ H# F
    ( J  @. y$ o; ^3 e* Q' @5 Q: K( X
    大电容功能是滤波，一旦与负载（IC）的距离过远，则铜箔的 ...

    4 w+ P0 H  J3 e+ [* p" }1 [简单这样说吧，你就认为大电容抑制低频，小电容抑制高频，那么，高频的东西就是我们重点要抑制的，因为它更容易辐射等，所以，与IC形成的环路越小越好，这样考虑的话，小电容优于大电容靠近IC。/ p' q+ e7 X, i- G3 Y4 j1 X  @

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    mm58690

    该用户从未签到
    9#
    发表于 2019-8-7 17:23 | 只看该作者
    这个问题很好，受益匪浅。不过，我个人觉得小电容要靠近IC管脚。如果小电容离管脚太远的话，IC管脚还是容易被其它杂讯耦合。

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    A-Lin

    该用户从未签到
    10#
    发表于 2019-8-7 17:24 | 只看该作者
    通常的情况下，是小电容接近IC比较好.但是对于电源芯片输出端来说大的放在前面小的放在后面比较好。

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    Colbie
  • TA的每日心情
    开心
    2019-11-20 15:05

    • 签到天数: 2 天

    [LV.1]初来乍到
    12#
    发表于 2019-8-7 17:26 | 只看该作者
    artic 发表于 2019-8-7 17:26& k  U) C* E2 o, N) v1 s* Q  ~6 @
    假设一个是自身谐振频率为50MHz的小电容，1个是自身谐振频率为1MHz的大电容
    ( S3 X) E( b7 D4 D* b2 |/ {" c大电容放前面，小电容放后面 ...
    3 B! Q: N5 B1 s8 b* Y- G7 ^
    不错，一般是高速集成电路上才会认真考虑到（GHz级别）谐振问题。; S( e$ ^. x. c

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    pegngf

    该用户从未签到
    13#
     楼主| 发表于 2019-8-7 17:28 | 只看该作者
    掌握了很多知识，谢谢大神！

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    下一页 »
    12下一页
    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-12 17:22 , Processed in 0.171875 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表