|
《RGMII PCB设计规则》文档内容
u: H+ H! D* O5 L
' `6 H" A. x: I: s% [一、电气特性:% p( e7 W& I+ Y& K( J. `( N2 F6 s
RGMII(version 1.3)接口工作电平为 2.5VLVCMOS,
+ R q" M2 H* `& n$ Q9 z& v* j8 ?RGMII(version 2.0)工作于 1.5VHSTL 接口电平上。
+ |* p8 q' D1 |! d) N( o; j
( t3 P! E5 m j! `- h! {' O5 V二、PCB 设计原则:+ R/ L+ w& m" n1 H4 Q. Y) m6 U* T* R
2.1、总原则:4 X, y+ }( K9 Z* G, K' r0 N# P
1.各信号线的阻抗控制在 50 欧姆。
; |. Q# l6 [ `; r2.组内信号长度差不超过 100mil。
; z0 \# L8 t$ e4 Z2 R3 f! |( X3.尽量不要跨层和电源, 地分割线。/ U1 l% R# q8 d, }5 e
t4 \; Z6 q+ a$ O$ ?) ~* u% C2.2、发送部分:
4 H3 w+ Z1 j- D- l1.发送数据线 TXD{0:3}, TXCTL 等长。' {0 I% o3 I/ h: Y- }6 Z, q
2.发送时钟 TXC 尽量和发送数据线 TXD{0: 3},TXCTL 等长。 (器件具有内部延时功能)6 d; `6 A. R- w+ I3 F& x
( |; ~4 h) v, W: T0 @1 ~& ]2.3、接收部分:
3 C& j4 b. q) h T9 j7 G, P" h1.接受数据线 RXD{0:3}, RXCTL 等长。" V( g. S9 ~) e Q {, A
2.接受时钟 RXC 尽量和发送数据线 RXD{0: 3},RXCTL 等长。 (器件具有内部延时功能)
: [& `! L/ z+ ]4 j& C2 f$ q; z器件不带内部延时功能的, 在设计中要求从驱动端到接收端的时钟线要在 pcb 上做绕线延时, 时间大约 1.5ns-2.0ns
0 k0 k0 G) P& c- V3 I3 f$ W/ ~) c+ L0 i
|
|