一种64位浮点乘加器的设计与实现

A-Lin

一种64位浮点乘加器的设计与实现

9 H8 ^/ ]* O- w. d( w) a) r
! J5 h) n7 `  c8 e% l4 v$ p* M( ]8 I摘要 乘加操作 是许 多科 学与 工程 应用 中的基本操 作 ，特别是在 图形加 速器和 DSP等应 用领 域 ，浮点乘加 器有 着广 泛的应用。论文针对 power PC603e微 处理 器系统 ，基于 SMI C 0． 25~m 1P5M CMOS工艺，采 用正 向全定制的电路 及版图 设计方法，设计 实现 了一个综合使用改进 Boot h算法 、平衡 的 4-2压缩器构成的 Wal l ace树形结构 、 先行进位加 法器的支 持 I EEE一754标准的 64bit浮点乘加器。
: b. G% D* T5 E3 B6 ~0 a; t7 B# n

游客，如果您要查看本帖隐藏内容请回复

  R5 w; B- ^) o* M- Z  N; t

relchhiclty

看看

雷北城

一种64位浮点乘加器的设计与实现