FPGA -- lineBuffer的设计

uperrua

$ P: b& Q; ]- X1 r1 R
2 l& X6 k" i6 E在FPGA处理图像过程中，经常遇到需要对于像素按照行对齐的输出，比如说 在求取图像sobel运算 需要一个像素点周围的8个像素，着九个像素怎么得到呢？ 首先需要得到第一行 第二行 第三行的第一个像素，然后通过移位寄存器保存该三个像素， 再得到第一行 第二行 第三行的第二个像素，由此可见，每一行的像素都是对齐输出的。
; r: f# P: s  d; H* Y( M怎么样确保每一行的像素都能够对齐输出呢？这就需要用到lineBuffer 行缓冲器。

一、行缓冲的设计

1.1 起始写地址、读地址
: {4 t: v0 Y* d起始的写地址为0
. r/ Z; ^: F5 ?. i5 j& Z2 g% N

游客，如果您要查看本帖隐藏内容请回复

# n0 w* i8 s0 I. M% g( J/ w

kinidrily

学习一下

kentrupe

看看学习下