本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 基于FPGA的PLC数据输出控制IP核设计
返回列表 发新帖
查看: 315|回复: 4
打印 上一主题 下一主题

基于FPGA的PLC数据输出控制IP核设计

[复制链接]
A-Lin

该用户从未签到
跳转到指定楼层
1#
发表于 2019-8-26 09:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
本帖最后由 A-Lin 于 2019-8-26 10:19 编辑 " K4 i& U: f: [: p5 m
0 [9 L8 }7 L2 e; a& ~7 C+ ?8 Y6 `
基于FPGA的PLC数据输出控制IP核设计

, h* B" B5 E* D$ {
; ?  n; ?+ b6 m" H" E) V9 C: m) O, k0 O7 k( f) N
提出应用FPGA设计PLC数据输出控制IP核的思路。该IP核执行输出数据相关命令时,在内部时序脉冲控制下按照Y编号地址自主完成数据在存储单元的寻址和读写操作;论述了控制器的工作原理和电路设计,应用Verilog语言实现硬件电路的构建及功能。
# j3 S7 o& k4 ?
游客，如果您要查看本帖隐藏内容请回复

& ]3 J4 ^6 t- ~3 i7 K/ j

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
fanichicl

该用户从未签到
2#
发表于 2019-8-26 17:01 | 只看该作者
谢谢楼主分享，赞一个

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

雷北城

该用户从未签到
4#
发表于 2022-1-20 18:04 | 只看该作者
基于FPGA的PLC数据输出控制IP核设计

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

gwj221
  • TA的每日心情
    郁闷
    2025-5-6 15:47

    • 签到天数: 3 天

    [LV.2]偶尔看看I
    5#
    发表于 2022-1-20 20:12 | 只看该作者
    谢谢楼主分享，赞一个

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-25 18:54 , Processed in 0.156250 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表