芯片的测试管脚接下拉电阻有什么用啊

Justdoit941231 · 发表于 2019-8-28 12:21

您需要登录才可以下载或查看，没有帐号？注册

x

芯片的用于测试的IO管脚为什么要接下拉电阻呢？

ksecufo · 发表于 2019-8-28 13:17

IO管脚一般要么下拉，要么上拉，悬空的话容易处于三态模式。

rurucc · 发表于 2019-8-28 14:48

看芯片资料管教的定义，是输出，还是输入，什么电平，，内部有没有上下拉，，一般这种情况芯片资料中能找到答案。。。

markamp · 发表于 2019-8-28 15:09

如果需要下拉，一般至少上电瞬间是输入状态，如果不加下拉，可能进入测试状态，功能就会异常

yuyi022 · 发表于 2019-8-28 15:47

不拉它骄傲会飘啊

solo13 · 发表于 2019-8-28 15:50

水墨江南 · 发表于 2019-8-28 16:07

不接上拉下拉电阻容易出现三太门状态。抗干扰能力差！

zjlfsy4546 · 发表于 2019-8-31 10:59

如果管脚为输入态，上电后可能需要一个默认态；还有一种就是此管脚有指定阻值可能是内部做校准用，比如ddr

bingshuihuo · 发表于 2019-8-31 13:17

上拉下拉电阻容易出现三太门状态。抗干扰能力差

a407715468 · 发表于 2019-9-2 16:36

下拉下拉，何为下拉？

laoqi · 发表于 2019-9-11 11:31

下拉电阻的端口是要用来检测高电平信号的，这个下拉电阻是为了确保没有信号的时候IO口是低电平，也可以说是抗干扰！

dongge1988 · 发表于 2019-10-5 15:21

这个要看该芯片datasheet中对应管脚的说明，例如推挽输出理论上就不用外接上下拉电阻，开漏/开集输出等就需要等等~

anguchou · 发表于 2019-10-8 18:44

:):)

con12345 · 发表于 2019-11-3 22:55

稳定作用。

hyz12888 · 发表于 2019-11-4 08:36

:victory::victory:

帐号		自动登录	找回密码
密码			注册

推荐内容 /1