找回密码
 注册
关于网站域名变更的通知
查看: 4936|回复: 8
打印 上一主题 下一主题

求助:SDRAM等长线设置问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-7-23 09:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
小弟最近要画SDRAM的板子,前面看了关于XNET设置等长的帖子,然后根据帖子说的已经照做了,在设置约束规则的窗口里已经将所有的数据线D0-D31XNET的pin pair都设置好,而且组成了SDRAM_DATA的group;在Delta: Tolerance设置成:0 MIL : 150 MIL了,如下图所示:
' J9 u) }; L; R; c% v8 l5 G3 X( O5 A : y2 p, K% n* |1 r
图1 XNET的规则设置" K$ s" Y" M0 S( D
可是,设置好后在allegro中画线时遇到了问题,就是在经过我串联的22欧排阻时(XNET已经设置好),Rdly要么是黄色,要么是红色,就是到不了绿色,如下图:. J+ B- o" f. C: g: J' a
2 ~/ c+ M$ [% m: W5 ~' T% ]
图2  Rdly黄色
& }2 A' G6 t2 a6 z: t; ` * A" u# |! i# y; {: l
图3 Rdly红色8 x2 X3 i6 Y. X' p/ H9 n" a) J
9 X: `) K) O  E. ?$ j
请问这个黄色和红色是怎么回事呢??是提示我什么错误啊??1 u. [: q: g! m, z' o
我的想法是将D0-D31这些线都设置成长度为2000mils的数据线,且等长范围在0-150mil以内(线长在1925mils-2075mils),请问要达到这个要求还需要在哪里进行设置啊??. y) C4 a% {5 h1 m1 I9 l9 p
有知道的请帮忙解答一下,谢谢!!

该用户从未签到

2#
发表于 2009-7-23 10:51 | 只看该作者
还没有设置参考线吧

该用户从未签到

3#
 楼主| 发表于 2009-7-23 13:34 | 只看该作者
楼上的能不能再说得 详细一点" F5 V4 v/ \! N( q; a
在哪里设?或者如何设啊??! ^1 r" s( v( b; K7 S3 D

该用户从未签到

4#
发表于 2009-7-23 14:59 | 只看该作者
(线长在1925mils-2075mils),直接在Total Ecth Length 设一下MIN   MAX...就行了,搞那么麻烦。

该用户从未签到

5#
 楼主| 发表于 2009-7-24 12:55 | 只看该作者
那total etch length和propagation delay有什么区别啊??

该用户从未签到

6#
 楼主| 发表于 2009-7-24 16:52 | 只看该作者
本帖最后由 dixie9568 于 2009-7-24 16:54 编辑 $ m! F6 \$ Z! o! j1 \

, x/ X7 B* q) H7 Q2 J- Vshuy7love7:
* f" f  j+ ^/ A8 L; k. A0 V我按照你说的试了一下,觉得不行;
! ?& m& A+ h/ D2 M" q4 M; c我的PCB是这样的:
0 t/ {/ }5 Q& e5 [- x; p
  `* O0 {# R( jCPU与2片SDRAM相连
- q& ^$ }7 V" N7 q9 a6 D" A7 }8 \( G我的CPU的地址线A3(A点)通过过孔VIA(B点)连接到SDRAM1的A3管脚(C点)和SDRAM2的A3管脚(D点),所以这3个管脚的网络标号都是CPU_A3;( u1 L0 u8 {( J0 N; ~" N/ R
我想要达到AC=AD的目的,且AC和AD的长度都在(1925, 2075)范围内,而Total Etch Length长度是指:( O6 ?- ^$ z$ `. U! P) T- I$ \
Total Etch Length = AB + BC + BD;1 O& N3 ]2 e- d8 Z
所以我觉得无法通过设置Total Etch Length的MIN/MAX来实现等长;# D' I+ \) K6 [
不止CPU的A3这一根线,CPU所有的地址线都是这样的,既要连接到2片SDRAM,又要相对等长;! A; q  o: R+ v. @
& R. O/ L( `% ~
有没有画过SDRAM或者DDR的高人啊?指点一下吧
6 U" G' E& ?9 k小弟先谢过!!

该用户从未签到

7#
发表于 2009-7-24 22:48 | 只看该作者
我上次也是1拖2,大概步骤是这样
) Y/ U  x- Z" f9 u; u0 U6 T8 Q1,将cpu pin的属性设为out,将sdram pin的属性设为in;+ C5 @/ Q, X! ^' e* c5 H
2,在constraint里,设min/max propagation delay,选pin pairs是all drivers to all receivers,2 `+ i4 k# d  J
   你就可以实现cpu分别到sdram都是等长。

该用户从未签到

8#
 楼主| 发表于 2009-8-10 12:58 | 只看该作者
感谢chenxztiger,你说的方法可行+ i. ~6 F; ?) N3 G. U* y' ^+ A- s

2 M3 C8 s( G2 U' o# g) W另外我还想问一下,那个Relative Propagation Delay是干嘛用的??设置了这个有什么用??

该用户从未签到

9#
发表于 2012-9-4 11:54 | 只看该作者
DDR的等长标准设置是怎么样的?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-13 05:43 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表