|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 weign 于 2009-7-27 00:08 编辑 ) y; i ]# s! B! V( U
4 M$ z( n& o5 q
如图1所示,这是一个输入到IC的电路。该IC工作电压为3.3V,工作电流11.5毫安
/ x6 I2 d2 Z' q! k( h# p5 p$ U7 t$ [. t
R5应该是起下拉作用,也可以说是并联分流(不知道表述是否正确),那么R4的作用是什么呢?避免杂讯影响电源?如果是,为什么取值为100欧姆?
" {5 n3 t+ S) y H; [" D! \" s2 n: K8 _# |( O
8 Z: j: t# O0 ~# G5 p
! a, p9 p* I3 |( S! u再如图2,这是一个cpld(工作电压3.3V、输出电流20ma~30ma)的输出,经100欧电阻后,去驱动另一个模块(该模块对电流没有明确要求,电压要求为5V)。CPLD在综合的时候把该管脚设置成LVTTL了。为什么是100欧呢?小弟觉得好像不合理,但实际上它是能正常工作的...理解不通~
- e! ~1 U6 l- Z V! n/ _2 z* e( G) t$ l$ I s2 Z# G5 i2 g
) T6 g/ Q! J+ D% E) G! e4 f5 B欢迎大家拍砖! |
-
1.jpg
(14.14 KB, 下载次数: 0)
-
2.jpg
(13.67 KB, 下载次数: 1)
|