请问如何给FPGA器件的具体引脚附加模型？

icedsunx

小弟初学allegro SI。现想仿真XILINX V5的GTP特性。请问如何给器件的某一确定引脚附加 电平模型？
1 s! y- a" b1 r主要是有一点想不明白：器件上的引脚编号为A1,A2,A3……AW1,AW2……AW34；但xilinx提供的IBIS模型中的定义为：
4 T+ M/ q. e! F6 Z3 M9 P  U|************************************************************************
|                           Component VIRTEX-5
" l" s0 u& N) @3 x  n; n|************************************************************************
8 Y6 t, `% u1 H- L' u& J|
3 H0 T3 p: D, N4 W. g, A[Component]      VIRTEX-5
6 a: m, _) Y# [[Manufacturer]   Xilinx Inc.
5 N3 {* ?3 P, s0 j[Package]
1 \: W6 ]& G" `1 S. r3 L8 M" [- _. R|FF1136
|variable        typ               min                  max
R_pkg           331.37m             22.22m            1036.83m
L_pkg             3.70nH             0.52nH             10.16nH
C_pkg             2.22pF             0.91pF              5.00pF

[Pin]  signal_name          model_name           R_pin     L_pin     C_pin
" ^9 T& w& n& y& F- D$ M4 @PGND   GND                  GND
' F* Q7 P0 x0 ]" h# X$ `- QVCCO   VCCO                 POWER
|  model selector
- _4 u! o( q2 O1 c- O  a, M7 A6 T( J1       GTL             GTL
2       GTLP            GTLP
( F: L+ U0 _, z8 L& r3       HSTL_I_12       HSTL_I_12
: y% v3 P/ p- `6 o1 J* p4       HSTL_I          HSTL_I
5       HSTL_I_18       HSTL_I_18
& i, B) I, E- ~2 k, s& l: M5 T6       HSTL_II         HSTL_II
4 [  j1 M  ]# r" Z/ p0 O# Z7       HSTL_II_18      HSTL_II_18
2 `8 {) C9 x% I/ A( g8 p8       HSTL_III        HSTL_III
9       HSTL_III_18     HSTL_III_18
10      HSTL_IV         HSTL_IV
6 n1 m1 R1 w9 h, L. H11      HSTL_IV_18      HSTL_IV_18
6 W! M5 _6 R6 T) N# n2 ~, n12      SSTL18_I        SSTL18_I
' F6 C5 w# h$ ?4 x9 W13      SSTL2_I         SSTL2_I
14      SSTL18_II       SSTL18_II
15      SSTL2_II        SSTL2_II
|
, `6 A/ B2 T, l7 k5 ~6 D3 k0 t  k|  Differential HSTL
8 ~& V2 P& S$ @8 C|
16P   DIFF_HSTL_I_P           HSTL_I
16N   DIFF_HSTL_I_N           HSTL_I
6 M! q% O6 I' ]! V, W) z: I…………
1 p3 }. Q2 N2 T+ n( }8 D…………
+ J8 u$ X+ C& T, X6 d2 A/ \[Diff Pin]   inv_pin    vdiff   tdelay_typ   tdelay_min   tdelay_max
$ k) V6 O8 n. u( {- z/ p|
16P           16N         200mV       0            0            0
17P           17N         200mV       0            0            0
; W! ]6 l$ X7 E. q18P           18N         200mV       0            0            0
) i0 }  X4 I' R- t* Y: M4 E8 b! J2 }19P           19N         200mV       0            0            0
|
8 S" ^; u$ L7 p, R4 z5 a# P8 d* X20P           20N         250mV       0            0            0
21P           21N         250mV       0            0            0
- }: H% n8 k7 V22P           22N         310mV       0            0            0
! R9 h! J$ }% Y& j4 G% w. Z23P           23N         310mV       0            0            0
|
132P          132N        200mV       0            0            0
+ R# _  y$ g8 |7 i6 \133P          133N        200mV       0            0            0
; d) ^' b$ S' w3 B$ b; l2 J- o134P          134N        200mV       0            0            0
135P          135N        200mV       0            0            0
…………

forevercgh

pin number要自己修改

袁荣盛

如果不想修改的话
: J* q' t4 m5 R- ^* Y1 ^4 u可以先不分配model
4 S+ ?: M& K1 P- t* y' x% @采用默认模型
然后再SixP里对Model进行修改