看看触发器(寄存器)与锁存器存在哪些相同点和不同点

haidaowang

触发器(FF)当收到输入时钟脉冲时，便会根据规则改变状态，然后保持这种状态直到收到下一个触发脉冲信号到来。

+ y4 o0 P! M) f; z2 r0 O4 r6 [$ j
! M+ ^" [: c# {: k6 r4 r: y寄存器(register)的存储电路通常是由触发器构成的，因为一个触发器能存储一位二进制数，所以N个触发器就可以构成N位寄存器，可以将寄存器理解成多个触发器构成的暂存单元。
' }( |  L, c% g1 k+ @+ p( `

锁存器(latch)在电平信号的作用下改变状态，是一种电平触发的存储单元。锁存器的数据存储动作取决于输入使能信号的电平值，仅当锁存器处于使能状态时，输出数据才会随着数据输入发生变化，否则处于锁存状态。
; L2 H1 A5 @, W: g! H# `
5 ^$ s8 I$ B; y1 T
% e2 v- G: a7 P0 ^; h5 y/ @; I: `触发器(寄存器)和锁存器的区别：触发器(寄存器)是由同步时钟信号控制的，是需要时钟信号的；而锁存器是由电平使能信号控制的，不需要时钟信号。在FPGA的可用资源中，触发器资源非常常见，但是锁存器则很少，需要由一个逻辑门和触发器来构成，浪费较多资源。
- |" Q; C0 C. h5 n( f$ v
5 @9 w. P6 |9 d- t6 a+ }  b: g触发器(寄存器)和锁存器的应用场合也有所不同：若数据信号有效滞后于控制信号有效，则选择锁存器；若数据信号提前于控制信号到达并且要求同步操作，则采用触发器(寄存器)。尽管如此，在FPGA的电路设计中，应尽可能避免使用锁存器。


$ h* L7 g/ P! d8 e3 e# k; f0 J& o- NVerilog编程时如何避免锁存器：第一，if语句中，没有写else,默认保持原值，产生了锁存器；第二，case语句中，没有完整的default项，也容易产生锁存器。因此保持条件语句的完整性至关重要。

$ ?7 m# D# n9 U* N9 {
( h( i# n8 E+ O" r. e7 S4 ]0 z
( M% I9 D( ], E& I. N# f
' D9 h- n9 p9 n4 j( c$ a2 S

CCxiaom

谢谢分享