【EDA365首届PCB设计大赛】之【68号作品】

kakala

对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回来测试稳定性如何，如果OK，后面做项目时可以考虑这么做咯

花花999

好作品，必须得支持！

夜将白

支持支持支持

小奶猫

支持

457958672

kakala 发表于 2019-11-29 11:22
对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回 ...

4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电源  以提供回流最短回流路径，楼主这不包地或电源 估计频率上不去
5 f2 |: W& _+ D5 k( b2 M

Colbyzn

支持

Colbyzn

支持，支持

爱在边缘

支持
$ N. S5 D0 d. Z- X) m" \  V2 s1 `

Shaosiyu333

457958672 发表于 2019-11-29 14:17:37
[quote]kakala 发表于 2019-11-29 11:22
* D; d+ c2 ~4 q" p) B/ r; I对于4层板有些疑问，DDR走在第3层，阻抗如何控制，BOT层的DDR参考第3层也就不完整，有没有这么做过的打板回 ...

' h+ q' B/ P, |! p4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电源  以提供回流最短回流路径，楼主这不包地或电源 估计频率上不去
3 y2 ]2 }9 x/ ]' U3 d[/quote]
! b5 J6 I4 C7 I; D+ D' @
7 Y  A3 ?0 a  z是的 应该包地的 直接同层参考就好了 想的少了 多谢大神指教～

kakala

457958672 发表于 2019-11-29 14:17
/ `$ U8 A9 ~3 a4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

6 g! q9 G2 d6 E2 z& v谢谢分享经验

王小白

支持

457958672

支持！支持！支持！

457958672

Shaosiyu333 发表于 2019-11-29 14:42
9 ~6 K' X' P5 o, M& p, m4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

8 |2 x8 u: d6 ?/ k) g2 q) z! W# @: c原作者出现，你们才是大神，貌似这些作品里面就你的是四层板，其他的都是6层  还有8层的，必须支持一下

长念

支持支持支持

Shaosiyu333

457958672 发表于 2019-11-29 16:09:39
[quote]Shaosiyu333 发表于 2019-11-29 14:42
4 g$ A4 }. j: }. J4层板对贴的很多，盒子上面有的平台DDR4 能上2666，第三层和第四层的地址线都会采用每两根走线包地或者电 ...

; Q, ?. o+ l# H/ n% \* C2 g) i原作者出现，你们才是大神，貌似这些作品里面就你的是四层板，其他的都是6层  还有8层的，必须支持一下
[/quote]

唉～抠抠嗖嗖公司出来的 成本抓的严啊～不过跟大神学到了 嘻嘻