|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
过波峰焊方向设计
% m; p0 x: e! V- K/ k; a# w; B. Y- p8 s- b/ [: M
/ v8 a. h" K, F" X+ ]5.11.1 BOTTOM 面表贴器件需过波峰时,应确定贴装阻容件与 SOP 的布局方向正确,SOP 器件轴向需与波峰方向一致。5 m" Z" \$ [2 s6 u+ r
a. SOP 器件在过波峰尾端需接增加一对偷锡盘。尺寸满足图 19 要求。
+ A$ n- j% K7 L1 Q7 P9 k1 c, {+ H7 F( y# R9 g( L' l
; }7 n& h7 b4 n/ S$ a
; v' a, y Y# j
b. SOT 器件过波峰尽量满足最佳方向。
$ N; q+ Z1 f/ X% W6 v& k; o7 G7 X
( |* E$ ?6 f* ?0 ^8 X
- {3 M7 k$ U+ f+ R: g% F% l2 {
c. 片式全端子器件(电阻、电容)对过波峰方向不作特别要求。: L! ^1 P$ ~6 k4 |) C, d {
d. 片式非全端子器件(钽电容、二极管)过波峰最佳时方向需满足轴向与进板方向平9 _" E3 k I) h& A- x$ O
行。(图 20): `9 M8 H. ?. r& g
. V& o2 @6 }2 G9 J" o# J* \
- K! K" ?; i2 o8 n5 }$ c# @* U8 O- c6 C
7 V* G2 e7 h- i, p i6 T% S5.11.2 SOJ、PLCC、QFP 等表贴器件不能过波峰焊。+ v8 t, x j/ V
5.11.3 过波峰焊的 SOP 之 PIN 间距大于 1.0mm,片式元件在 0603 以上。' k* n% r: j% Z3 B# P) G
5.12 可测试性要求
- s1 p/ s$ U! j- z% t" m5.12.1 是否采用测试点测试。
3 I& Q2 @' i5 G7 d* o" ?+ e" l如果制成板不采用测试点进行测试,对下列 5.12.2~5.12.15 项不作要求。 t& h* m' n( \: H* W
5.12.2 PCB 上应有两个以上的定位孔(定位孔不能为腰形)。2 ]) a* z6 ~+ o- b% @* \ ?
# k7 X4 R; _! Z, d
; l* z8 v4 S% E/ n, K |
|