ADM3066E支持完全热插拔，可实现无毛刺的PLC模块插入

Taio

ADM3066E支持完全热插拔，可实现无毛刺的PLC模块插入

( w- u) E2 c, Z3 m: Q) t  X2 T5 j. l简介

通常采用RS-485接口的工业自动化可编程逻辑控制器(PLC)通信端口可能因为模块热插入PLC机架而遭受静电放电(ESD)冲击和通信错误。这些危险条件可能会妨害数据通信，或是对RS-485接口造成永久性损伤。

RS-485规定为多点标准，意味着可在同一总线上最多连接32个收发器，并且其中的任一收发器均可将信号驱动到RS-485总线上。部分收发器，比如ADM3066E，可支持多达128个总线节点。多点系统支持完全热插拔非常重要，因为这有助于确保在任何时候仅有一个RS-485驱动器处于有效状态。如果RS-485总线上有多个驱动器处于有效状态，则会存在总线争用情况，这可能导致数据错误。

ADM3066E完全热插拔功能旨在解决因意外使能RS-485收发器而导致的总线竞争问题。RS-485收发器可能由于电源或接地端与RS-485驱动器和接收器使能输入发生电容耦合而意外使能。RS-485收发器也可能由于相邻微控制器的漏电流导致驱动器和接收器使能输入中产生漂移而使能。

PLC模块通信用裸露RS-485连接器和线缆上的ESD是一种常见现象。可编程控制器的系统级IEC 61131-2标准要求最低±6 kV(接触)和±8 kV(空气)的IEC 61000-4-2 ESD保护。 ADM3066E超过了这一要求，提供±12 kV(接触)和±12 kV(空气)的IEC 61000-4-2 ESD保护。

图1.将具有RS-485通信端口的模块2添加到通电的工业PLC总线完全热插拔支持 无毛刺上电和掉电

将一个模块或一片印刷电路板插入带电(或热)背板时，对数据总线的差分干扰可能导致数据错误。在此期间，处理器逻辑输出驱动器为高阻抗，无法将RS-485收发器的DE和RE输入驱动到规定的逻辑电平。

如图2所示，处理器逻辑驱动器高阻抗状态的漏电流最高可达±100 μA，可能导致标准互补金属氧化物半导体(CMOS)使能收发器的DE输入和RE输入，使其漂移到错误的逻辑电平。此外，如图3所示，电路板寄生电容可能导致VCC引脚或GND引脚耦合到使能输入。若无热插拔能力，这些因素可能会不当地使能收发器的驱动器或接收器。为防止不当使能驱动器或接收器，ADM3066E集成了热插拔电路。这一热插拔电路可确保VCC上升时，内部下拉电路将DE引脚保持在低电平以及将RE引脚保持在高电平。在此配置中，驱动器和接收器被禁用的时间都很短。初始上电序列结束后，下拉电路变得透明，复位支持热插拔的输入。

图2.三态漏电流可将逻辑引脚驱动到错误的电平

图3.寄生电容可将逻辑引脚驱动到错误的电平全面的热插拔支持

表1列出了用于测试ADM3066E热插拔功能的输入和输出引脚状态组合。将ADM3066E电路板插入带电(或热)背板时，表1中列出的任一测试条件均可行。由于ADM3066E具有一个低压逻辑电源VIO和一个VCC电源引脚，可能会出现不同的电源时序和条件。

ADM3066E的A输出端和B输出端在上电期间仍处于高阻抗状态，随后默认处于表1中所述的状态。例如，在DE引脚和DI引脚都被拉至高电平的情况下，如果VIO和VCC同时上电且RE引脚被拉至低电平，则在A引脚确定处于预期默认的高电平且B引脚确定处于预期的默认低电平之前，A输出端和B输出端将仍然处于高阻抗状态。

表1.输入和输出引脚状态组合

强劲的IEC61000-4-2 ESD保护 ADM3066E系统级解决方案

图4所示为IEC 61000-4-2标准中的8 kV接触放电电流波形与人体模型(HBM) ESD 8 kV波形的对比。从图4中可以看出，两个标准规定的波形形状和峰值电流差异很大。与IEC 61000-4-2 8 kV脉冲关联的峰值电流为30 A，相应的HBM ESD峰值电流比该数值的五分之一还小，为5.33A。另一差异为初始电压尖峰的上升时间，对于IEC 61000-4-2 ESD，上升时间为1 ns，相较于与HBM ESD波形关联的10 ns时间要快得多。与IEC ESD波形关联的功率值显著大于IEC 61000-4-2 ESD波形的相应值。HBM ESD标准要求待测设备经受3次正放电和3次负放电，而IEC 61000-4-2 ESD标准则要求10次正放电和10次负放电测试。

与规定了多个HBM ESD保护级别的其他RS-485收发器相比，具有IEC 61000-4-2 ESD额定值的ADM3066E适合在恶劣环境中工作。

图4.IEC 61000-4-2 ESD波形(+8 kV)与HBM ESD波形(+8 kV)的对比

CCxiaom

谢谢分享