Logic输出到layout的时候出现这个错误怎么解决?(附原理图文件)

donkeygl · 发表于 2009-9-15 17:37

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 donkeygl 于 2009-9-15 22:21 编辑

以前都是用orcad来画原理图的,现在用的是pads Logic,在用send netlist输出到PADS Layout的时候,出现下面错误该咱们怎么解决?

pcbtrainning · 发表于 2009-9-15 18:39

试试setup/layer definition中右下角Max layer...点一下！然后在导一遍！

donkeygl · 发表于 2009-9-15 21:54

试试setup/layer definition中右下角Max layer...点一下！然后在导一遍！( L2 [1 Y! b$ }( \
pcbtrainning 发表于 2009-9-15 18:39

不行哦

pcbtrainning · 发表于 2009-9-16 18:45

你传一个原理图文件是没办法帮你解决问题的，你还得把相应的库文件打包发上来！

zhy2009 · 发表于 2010-4-1 11:01

是PCB的封装的层数与当前的PCB层数不对等

muye8940 · 发表于 2010-4-16 15:38

我也遇到这个问题了。好像把原理图的东西重新拷贝到另一个新建的原理图中再导就行。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1