高速连接器金手指部分阻抗计算(路过的亲们帮忙支持下PCB设计大赛171号，谢谢！）

magen_tang5518

1 / 3
( w6 K3 i7 a& y4 G高速连接器金手指部分阻抗计算
- n( ^, C3 v9 }1 Y: f说明：关于高速连接器金手指部分的参考面挖空处理的问题，之前已经发布过挖空规则，规则为便于统
一的保守规则，如果客户对此处的阻抗要求的较高，可采用本文共面阻抗的方式来计算。
1. 测量金手指的宽度及间距
2 p- ^1 N2 X, z9 @# c
+ }1 f* O  Q, s/ m5 [$ M1 T金手指宽度为28mil，见下图：

2 / 3
0 \2 |) R& S6 J9 u$ M金手指间距11.37mil

% X) n( V1 w6 W- @, `2 H9 \2. 采用共面方式计算阻抗（Polar Si9000）
在Polar Si9000 界面中选择，在左侧列表中选择，此即为计算金手指共面阻抗的模型
( y5 f* m0 ?. I, R8 l+ z) L
6 c% A/ n# t3 ^+ x将金手指的宽度和间距分别按右侧列表中线宽、线距、共面GND 宽度对应填入，根据板材和表层铜
厚填入对应的介电常数和成品铜厚值，然后通过修改H1 值（即表层走线不参考面之间的间距）来计算
共面阻抗。挖空的层数丌同，参考面的距离即H1 值也会随之变化，选择接近目标阻抗的挖空层数即可。
此方式至少保留两层GND 参考面，即使阻抗偏低一些也尽量保留，减少对外干扰。（挖空一层参考面阻
% @  j/ w& W  G抗相对丌挖时即会大大改善，可以通过上述的阻抗计算来验证。）
PCIE 连接器等两面挖空的情况，中间最好保留两层参考面。对下面的叠层而言，如果保留中间两层
3 / 3
参考面即POWER04 和POWER05(金手指部分的参考面一定要是GND，如果中间两层是POWER 层，
金手指区域也要修改成GND)。则H1 为3.9+1.2+5.2+1.2+12=23.5mil
4 C' s  I8 Q4 Q, g) U* G
" @  x; W8 K& z8 @1 a! O* AH1 为23.5mil 时，阻抗为89 欧姆，对PCIE 2.0 而言阻抗稍偏低，可以接受。

下图中为参考面完全未挖空的阻抗，H1 为3.9mil，阻抗仅有37.5 欧姆。

7 R& n" r. |8 a) J9 q注：金手指下参考面挖空时，挖空区域附近丌要有其他信号线穿过，尽量净空，避免彼此干扰。
  ~) u. I: _' Y: F
最后如果觉的此贴还可以的话，请帮忙去支持下PCB设计大赛171号！以下为链接：
4 I) w7 V7 F' rhttps://www.eda365.com/forum-371-1.html
  s/ I7 T( c4 J0 ]同时也可以扫码支持哦!见下图：

zc333

楼主多分享些干货   我好给你投投

magen_tang5518

zc333 发表于 2019-12-7 14:46
楼主多分享些干货   我好给你投投

! q/ n' r7 h0 t+ |. ]先帮忙投个，后面陆续分享
" z& n& Y: A5 D, l