高速连接器金手指部分阻抗计算(路过的亲们帮忙支持下PCB设计大赛171号，谢谢！）

magen_tang5518

1 / 3
高速连接器金手指部分阻抗计算
说明：关于高速连接器金手指部分的参考面挖空处理的问题，之前已经发布过挖空规则，规则为便于统
6 h& V! e$ c/ d% w7 N9 `8 y1 J一的保守规则，如果客户对此处的阻抗要求的较高，可采用本文共面阻抗的方式来计算。
9 \2 m4 L+ M; W1. 测量金手指的宽度及间距
; I: u6 ]/ U3 U3 F+ I. p1 H
' {" `9 C' B, @金手指宽度为28mil，见下图：

2 / 3
( m* e( B. L% R) p7 z) M$ B( u9 q金手指间距11.37mil
0 y, C  m: \" t) Q8 M
2. 采用共面方式计算阻抗（Polar Si9000）
& U. M! K* H7 i2 z( k在Polar Si9000 界面中选择，在左侧列表中选择，此即为计算金手指共面阻抗的模型
. M8 A2 F# M" {2 M/ u
将金手指的宽度和间距分别按右侧列表中线宽、线距、共面GND 宽度对应填入，根据板材和表层铜
, \4 G7 g, }& J- X5 y厚填入对应的介电常数和成品铜厚值，然后通过修改H1 值（即表层走线不参考面之间的间距）来计算
共面阻抗。挖空的层数丌同，参考面的距离即H1 值也会随之变化，选择接近目标阻抗的挖空层数即可。
此方式至少保留两层GND 参考面，即使阻抗偏低一些也尽量保留，减少对外干扰。（挖空一层参考面阻
5 z+ k: F& }, p7 b1 x) A5 y抗相对丌挖时即会大大改善，可以通过上述的阻抗计算来验证。）
; K  A$ S- T" _PCIE 连接器等两面挖空的情况，中间最好保留两层参考面。对下面的叠层而言，如果保留中间两层
3 / 3
参考面即POWER04 和POWER05(金手指部分的参考面一定要是GND，如果中间两层是POWER 层，
) r1 k5 e* F$ K! q7 U金手指区域也要修改成GND)。则H1 为3.9+1.2+5.2+1.2+12=23.5mil

H1 为23.5mil 时，阻抗为89 欧姆，对PCIE 2.0 而言阻抗稍偏低，可以接受。
% K* u4 X0 M+ {, O8 c6 N! H% r
% Z" ^2 z/ y+ I- ~( a2 T下图中为参考面完全未挖空的阻抗，H1 为3.9mil，阻抗仅有37.5 欧姆。
' K0 Q$ O8 j* z4 `  w' i9 L
注：金手指下参考面挖空时，挖空区域附近丌要有其他信号线穿过，尽量净空，避免彼此干扰。
" x6 v+ A0 `/ K' Z8 I2 l
, K8 ~: T) e8 I2 c  {( E最后如果觉的此贴还可以的话，请帮忙去支持下PCB设计大赛171号！以下为链接：
https://www.eda365.com/forum-371-1.html
' {' \8 C, |' U6 M; d7 \同时也可以扫码支持哦!见下图：

zc333

楼主多分享些干货   我好给你投投

magen_tang5518

zc333 发表于 2019-12-7 14:46
楼主多分享些干货   我好给你投投

! l2 K+ ?! X& d$ A/ |1 A5 J先帮忙投个，后面陆续分享
+ m) [+ \5 i1 Y- u" j