TA的每日心情 | 开心
2019-12-10 15:39 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 fuxiaohua 于 2019-12-22 09:42 编辑
9 J3 |5 b! |% q2 A4 ~3 e
! P3 T" B5 k) `: `0 W6 ?$ U图片形象生动地展示了芯片去耦电容的设计与噪声的关系：
% ^% h3 Y# k. F; x0 v1. 插件封装电容与SMD电容的差别
1 V% G6 S, e& c* T" s2. 电容布局远近形成环路面积的大小导致的差异* F( d- F( @( J- t( u- n6 R
3. 电容脚接地采用走线和平面之间的差异
8 D4 d$ P3 N3 \, m
( B/ M; `! k5 e" t4 _& g0 g0 W; r- L1 B
! K2 }- J1 \5 ^( }3 p" v$ Z0 z好，不错，不懂原理，只会背结论。9 i. K8 k/ s, \- \ Q3 G
您的这个点评好。那么，我们大家就来聊聊这是什么原理啦？+ ^9 w$ h2 s" R: D S
1. 电容的本质是什么或者等效模型是什么？ 在什么情况下，电容还是电容，什么情况下电容也许变成了电感？
8 M' a+ L+ b6 a/ t$ n2 X4 D- x2. 要想电容是发挥电容有效的作用，设计上需要关注什么？; Y# c& Z* ~4 p9 e) e% o
补充：
& l# n# `3 I; h电容的等效模型为电阻串联电感，再串联电容。而电阻来自于电容本身和FANOUT时候的走线或铺设铜皮所带来的；电感也是电容本身和FANOUT时候的走线或铺设铜皮所带来的；当然电容除了自己本身的容值还有与PCB的叠层之间的GND产生的，这个在高速和射频领域需要关注。; W0 V& G( S( R8 C4 n1 M( p9 \
( ]8 u: _- x* r9 K2 j
那么，A\B\C三点有表现为什么？
4 B3 _( z; k7 zZ=R+JWL+1/JWC: B: x" u |( [8 C' ]
当电容为理想电容时，即R/L为零时，电容的隔离直流效果非常好，即A点；' y- P0 }$ y* V, ]% ^& D3 c
当电容的容性与感性协整时，这是阻抗为R，即B点。所以图片的走线不同，导致电感性和电阻性的不同，所以曲线B点也不同。同时，底部的宽度也不同。
5 k/ Q' t; | Z' Y: J/ R; b当电容的感性超过性时，电容存现电感状态（即过B会后的，BC段）。8 \! D: ?7 v" [7 @! X2 c
所以，从绿色的图片中，就能够看到不同PCB布局布线的情况下，去滤除噪声的曲线为何会那种趋势的变化。
2 r6 `" z5 t1 }当您理解完了电容的等效模型之后，自己可以去整理一下电感、磁珠、电阻等其它电磁兼容的元器件。+ A$ {& {) v7 E2 ^
^: l4 T: R9 u |
8 [. Y; Z$ Z& t |
|
/1 
发表于 2019-12-10 09:29
收藏
淘帖
支持！
反对！
发表于 2019-12-16 08:46
楼主