TA的每日心情 | 开心
2019-12-10 15:39 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 fuxiaohua 于 2019-12-22 09:42 编辑 3 Q9 I$ J" u+ X; J
$ W$ b# S4 n/ x- `7 H3 W; q% d
图片形象生动地展示了芯片去耦电容的设计与噪声的关系：% H0 ~& O8 C5 C
1. 插件封装电容与SMD电容的差别
) ^5 M1 x5 T# v T2 Y2. 电容布局远近形成环路面积的大小导致的差异$ i! u& s4 a# R3 S8 X0 ?1 c2 h
3. 电容脚接地采用走线和平面之间的差异
, X) n1 b3 r! ?) y; p: ?
% u8 f/ q4 U9 W" I3 U Y8 \6 S: K4 J- H% U# n7 i, v
8 X8 I' H. g$ U
好，不错，不懂原理，只会背结论。+ ?8 N d2 o& N& Y
您的这个点评好。那么，我们大家就来聊聊这是什么原理啦？
' ~' N8 v- I( X+ e% ~2 G ]1. 电容的本质是什么或者等效模型是什么？ 在什么情况下，电容还是电容，什么情况下电容也许变成了电感？
9 C* i$ b- z4 {1 i" R: j* O) n7 x2. 要想电容是发挥电容有效的作用，设计上需要关注什么？
5 R& R( S- l2 X$ V g补充：
7 _: E. G3 T) T" J; m( b电容的等效模型为电阻串联电感，再串联电容。而电阻来自于电容本身和FANOUT时候的走线或铺设铜皮所带来的；电感也是电容本身和FANOUT时候的走线或铺设铜皮所带来的；当然电容除了自己本身的容值还有与PCB的叠层之间的GND产生的，这个在高速和射频领域需要关注。( X1 o" `. {* v# M0 [7 p, ^# ]
9 k( ]: m4 ^" W8 D4 ?) `1 M- N
那么，A\B\C三点有表现为什么？
. H/ a4 E! Q {Z=R+JWL+1/JWC" R! f1 X- p) f5 m' ^5 d
当电容为理想电容时，即R/L为零时，电容的隔离直流效果非常好，即A点；4 i5 S3 L6 d z) y$ e
当电容的容性与感性协整时，这是阻抗为R，即B点。所以图片的走线不同，导致电感性和电阻性的不同，所以曲线B点也不同。同时，底部的宽度也不同。) }3 o) P+ t$ |! v# j
当电容的感性超过性时，电容存现电感状态（即过B会后的，BC段）。0 I7 ~1 E5 K# M+ J
所以，从绿色的图片中，就能够看到不同PCB布局布线的情况下，去滤除噪声的曲线为何会那种趋势的变化。
" ?- a3 [ {# s8 x当您理解完了电容的等效模型之后，自己可以去整理一下电感、磁珠、电阻等其它电磁兼容的元器件。% i7 y" {% i7 N; F1 u9 z0 X
3 y) H3 R4 W) E
0 y8 S% d* w# i ] |
|
/1 
发表于 2019-12-10 09:29
收藏
淘帖
支持！
反对！
发表于 2019-12-16 08:46
楼主