TA的每日心情 | 开心 2019-12-10 15:39 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 fuxiaohua 于 2019-12-22 09:42 编辑
; `8 X# d H; e' I# Z
7 S3 y2 ]4 [3 a8 G2 x# r- m! p3 ]图片形象生动地展示了芯片去耦电容的设计与噪声的关系:
3 ~' E0 |* M! O8 D7 G1. 插件封装电容与SMD电容的差别
; s) ~" K- ^9 C2. 电容布局远近形成环路面积的大小导致的差异/ J0 N- z6 L9 [" P+ S4 R0 S0 Y
3. 电容脚接地采用走线和平面之间的差异
$ \7 U& d, B' N; h) P0 [
7 N4 N* B8 a# p+ [' i- d' S$ o5 b! p% t$ F
/ I* G: ?: b* t6 u: x9 ~& Q- z8 Y( h+ i4 M好,不错,不懂原理,只会背结论。
, U3 N, ?: B1 p; N7 M1 v您的这个点评好。那么,我们大家就来聊聊这是什么原理啦? X- Y9 k) G7 T1 i+ K- V
1. 电容的本质是什么或者等效模型是什么? 在什么情况下,电容还是电容,什么情况下电容也许变成了电感?3 R/ F4 m3 V6 K; _1 ^ q3 z
2. 要想电容是发挥电容有效的作用,设计上需要关注什么?3 A4 z; Y g5 e
补充:: b" z9 i3 w. V( K# J
电容的等效模型为电阻串联电感,再串联电容。而电阻来自于电容本身和FANOUT时候的走线或铺设铜皮所带来的;电感也是电容本身和FANOUT时候的走线或铺设铜皮所带来的;当然电容除了自己本身的容值还有与PCB的叠层之间的GND产生的,这个在高速和射频领域需要关注。
. s/ p! J; t0 a+ f4 I" {6 C+ ?
0 v7 A2 c9 J6 J' R那么,A\B\C三点有表现为什么?9 M8 U/ ~) f: e [8 m, U* u
Z=R+JWL+1/JWC
, k# e5 \1 b0 D/ u2 g. ] J$ A0 Y当电容为理想电容时,即R/L为零时,电容的隔离直流效果非常好,即A点;( _) z- u8 I- X8 p
当电容的容性与感性协整时,这是阻抗为R,即B点。所以图片的走线不同,导致电感性和电阻性的不同,所以曲线B点也不同。同时,底部的宽度也不同。7 q! o8 I8 t' J7 t6 [ }
当电容的感性超过性时,电容存现电感状态(即过B会后的,BC段)。! e8 ~. N8 @3 P: g! ?
所以,从绿色的图片中,就能够看到不同PCB布局布线的情况下,去滤除噪声的曲线为何会那种趋势的变化。
$ }; S1 K# K) r! S: E1 }当您理解完了电容的等效模型之后,自己可以去整理一下电感、磁珠、电阻等其它电磁兼容的元器件。* v5 c r+ A3 P: t
& V- k6 Y- N* l
* l' j. v5 x7 A `- s |
|