分享一些layout时的小细节！请为PCB设计大赛97号打电话！请支持我!

circle

5 Q" h7 g% e! Q/ O距离PCB设计大赛投票结束只剩一天了。而楼主的网络投票得票数也一直是妥妥的。。。。。。垫底！在这里分享一些楼主设计时的小细节，希望大家阅读之后能给楼主一点支持！

1.    高速信号线AC耦合电容处隔层参考。

阻抗连续是信号完整性的基本。阻抗突变会产生反射，影响信号的质量。我们Layout工程师需要做其中一点就是保持阻抗连续性，减少阻抗突变。我们在使用SI9000计算阻抗时会发现阻抗与线宽W成反比，与距离参考层的厚度H成正比。如下图USB3.0信号线，阻抗100欧姆，到AC耦合电容时等于线宽变粗阻抗发生突变，阻抗变小，此时挖掉相邻参考层，隔层参考会将阻抗值拉高，减小突变。想得到阻抗优化的最优值，则需要通过仿真参数扫描来确定挖空大小的数值。楼主还在学习仿真，所以此处并没有进行仿真，但是挖空了的确可以减少阻抗的突变。另外原理图设计上如果可以选择封装较小的电容，如0201封装的电容会更好。另外补充了一点点在3楼，大家也可以看下。

4 ]3 ?+ ~  @& k4 j( S

                                                               
5 N1 z, b, Q( j8 a5 a/ t. f

* I6 _3 }% n+ K! q5 K9 X. F2 T

2.    网口出变压器进行了换PIN 处理，减少了过孔数。

作为一位Layout工程师，要精打细算，哪怕是减少一个过孔，都可以提高信号质量，降低成本。此次的设计文件网卡芯片出来的MDI信号线与变压器连接是交错的。网络需要打过孔才能连通。然而他连的是变压器呀，变压器可以换PIN，再然后变压器前端又是DIP的RJ45接口就算线交错打一个过孔便可以解决问题。SO我们可以将变压器进行换PIN，减少网络过孔。如下图：

                                             

  ]! s5 ~) X$ @4 ?) o1 w

3.  焊接面DIP针脚大铜皮采用花式连接。进行波峰焊时如果针脚连接了较大面积的铜皮，散热会较快，影响针脚焊接吃锡，易造成焊接不良。所以DIP器件焊接面铜皮如果较大应采用花式连接，但如果是电源PIN脚，还要注意电流的大小是否满足。

2 Z" N3 m4 q3 g1 K9 u1 i+ Q

                          

4.    电源反馈点FB要选择合理。电源的反馈点一定要单点引线出去接到输出端的大铜皮，电感后的去耦电容处。

% O! Y4 X" @- a6 D1 x+ Y

                          

" Q4 Q1 E3 Z  P' T3 C6 T! }

投票链接

https://www.eda365.com/forum.php?mod=viewthread&tid=250649&highlight=PCB%C9%E8%BC%C6%B4%F3%C8%FC

还有很多小细节，就先写到这里吧。请大家为我打CALL，支持我97号!  点上面的链接，回复支持给我投票哦！谢谢！

在LAYOUT问题上，只要是我会的，都可以为你答疑解惑哟！

14789632

楼主深夜发帖，精神可嘉。本想打个电话支持一下，无奈没看到电话号码，只能默默的顶一下了。
想问一下第一点，挖掉电容的焊盘后，参考到哪一层了？我看您的板子是六层，此处的回流是怎么考虑的？

# M1 l9 P$ v% P) W( x  }& \+ K
+ f$ P1 w4 a# z

circle

% h* G. K; d* Q) v; R

14789632 发表于 2019-12-11 08:41:16

circle

* t4 ^: e2 p- M% w4 r
1 h, X1 e) V$ I2 R' w, Y7 T7 a, P编辑的3楼不见了，好像要审核通过才能看到！！！在五楼又写了一下

yanjiawei123

usb3.0 没必要这么精致吧？ 而且你器件右边刚出来的差分间距也不对啊？看完文字再看图感觉有点滑稽， 改主意的没主意 ，没必要较真的却较真，    还有 没看错的话 电源模块 大电感下面top层是有地吧？

circle

14789632 发表于 2019-12-11 08:41
楼主深夜发帖，精神可嘉。本想打个电话支持一下，无奈没看到电话号码，只能默默的顶一下了。
想问一下第一 ...

复制链接，打开后回复支持就可以给我打CALL啦！
下面来回复一下你的问题：隔层参考第三层。在第三层挖一块地给电容参考，有空间的话在电容附近就近打地孔，这些地孔就可以解决回流的问题。此次的设计由于我的时间太仓促漏掉了那块地，是一个败笔。但是还是希望你能支持我！谢谢

lear

感觉这DCDC回路太远了，另外DCDC的芯片引脚真不不挖点坑坑散热吗

circle

yanjiawei123 发表于 2019-12-11 10:59
usb3.0 没必要这么精致吧？ 而且你器件右边刚出来的差分间距也不对啊？看完文字再看图感觉有点滑稽， 改主 ...

& e. s0 i: p/ @! i0 J% K
这样走线是不太好，但主要是为了做等长。

另外电感底下是有地，请帮忙解释一下有何不妥。学习一下。我看到电源芯片的datasheet里的layout说明里电感下也有地。并且还打了过孔。

& t3 h( W- U) U+ D
% d1 l: |! n2 m7 ?* O有不足，但还是希望同学能为我投一票
2 j" s$ z8 T% ^( ~3 Q1 X9 }

circle

lear 发表于 2019-12-11 12:26
0 h0 C4 p+ I$ [9 o感觉这DCDC回路太远了，另外DCDC的芯片引脚真不不挖点坑坑散热吗

挖点坑坑是什么意思 欢迎交流。请给我一点支持，复制链接为97号投个票，谢谢！
/ D) x1 m9 h$ k7 F, D9 t! u

circle

投票快要结束了，请大家支持我97号，投上宝贵一票

circle

还剩不到一个小时的时间了，还有人在看帖子吗？赶紧为97号投上宝贵的一票吧。

QWE-PCB

没有电话号，手动点赞

黄经75度

感谢分享

snutqq

看来已经错过时间了。