TA的每日心情 | 开心
2020-7-28 15:35 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
基于eMMC阵列的高速固态存储器的研究与设计
$ f+ e3 S1 b: \! o+ u* [摘要
4 i: [7 M& W' i动态测试技术的快速发展使得高速数据存储器变得越来越重要。为了满足高带宽和
: L/ E: { H# |0 I1 \ S8 |8 p大容量存储的要求，传统的方式为采用FLASH阵列的方式。然而，NAND FLASH存在3 ~4 p: H* b0 m3 F! i# P
坏块检测、编码校验、擦写均衡过于复杂等一系列缺陷，增加了系统开发成本，影响了
. ^2 i; F3 J; L; Y$ u$ U- x项目开发效率和系统升级。eMMC (embedded Multi Media Card)因其速度快、设计简单、
; V* @* i( m- ^便于升级与管理的优势，解决了NAND FLASH开发缺陷。针对传统存储器的上述问题，
0 T# x) a; d. A# ?结合eMMC的优势，本文提出了一种采用eMMC新型存储介质的高速存储器的设计思
% N2 x- ?+ D0 N1 `, H- o' S, j路。
1 @; ^/ E4 Y) K; Q' y3 e本文首先对eMMC5.0规范进行了研究总结，并在此基础上根据系统指标提出了整# x7 g! c- ]6 P. T
体设计方案。存储器以FPGA作为主控制器，按照功能划分为SFP光纤接口模块、DDR3! |. y& g7 R4 U8 \/ j+ g9 W* [
高速缓存模块、eMMC阵列存储模块和与上位机通信的千兆网模块。在系统逻辑设计中' ]+ I. R; Q; _. N2 V' S
重点介绍了eMMC阵列控制逻辑的实现。通过对eMMC阵列的初始化单元、传输控制2 |- Y+ l7 _' N9 I
单元、命令接口单元以及阵列同步逻辑单元的设计，实现了eMMC阵列在HS400工作! ?6 N% B; l: Z& @( x+ \
模式下的数据存储。然后对系统其他模块进行设计，配合完成整个系统的存储功能。
3 f! m! n7 B, F* H最后，依据设计方案，搭建了硬件测试平台。使用ChipScope、IBERT 等对各个模
3 O& h7 e S' Y% k+ T. X! u块进行了在线调试。重点对eMMC阵列控制器进行了调试，并对SFP光纤接口模块和. N; A h6 ]9 d7 a4 K
DDR3高速缓存模块的逻辑进行了验证。结果表明，本文设计的使用eMMC新型存储介( U: K j4 u3 s# v
质的高速固态存储器能够实现156MB/s的存储带宽，同时具有容量大、可移植强与系统
) P1 a, l6 @6 i- c$ J5 @+ U9 \升级容易等特点，满足设计要求。
$ C0 Y2 r/ W$ S* x! b本文开展的基于eMMC阵列的高速固态存储器的研究与设计，为后续动态测试领域8 m4 S0 x# b8 Z4 x, b0 Q' t; k& B
的应用奠定了基础。
1 N8 M( s$ g+ j& a# A5 z% i0 c$ a1 f
9 _- q: E: y/ E* y& v+ V
# G ~ q- ~& W- s9 c; t |
|
/1 
发表于 2019-12-17 09:58
收藏
淘帖
支持！
反对！
