TA的每日心情 | 开心
2020-7-28 15:35 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
基于eMMC阵列的高速固态存储器的研究与设计
# g. \- h! n& W7 |9 ^5 x摘要( d0 }( m8 m9 {$ d
动态测试技术的快速发展使得高速数据存储器变得越来越重要。为了满足高带宽和8 d/ s3 ?* |3 H
大容量存储的要求，传统的方式为采用FLASH阵列的方式。然而，NAND FLASH存在
) o4 ]" a1 F4 e* ^: e坏块检测、编码校验、擦写均衡过于复杂等一系列缺陷，增加了系统开发成本，影响了
x# f" [+ x. o8 i6 ~: i' i6 N9 F项目开发效率和系统升级。eMMC (embedded Multi Media Card)因其速度快、设计简单、8 T6 J0 z, f3 j
便于升级与管理的优势，解决了NAND FLASH开发缺陷。针对传统存储器的上述问题，# s, p4 }, J; |8 N7 f
结合eMMC的优势，本文提出了一种采用eMMC新型存储介质的高速存储器的设计思5 y6 c& j% ~2 J' {7 u9 o
路。, `* f# p `5 J( q4 {1 A2 k3 Z; c
本文首先对eMMC5.0规范进行了研究总结，并在此基础上根据系统指标提出了整: m/ K& `2 {: y' t3 f- a
体设计方案。存储器以FPGA作为主控制器，按照功能划分为SFP光纤接口模块、DDR3
: C1 p$ A( |- ?: v高速缓存模块、eMMC阵列存储模块和与上位机通信的千兆网模块。在系统逻辑设计中
! Z9 O4 e( S5 V. {# G/ ]* n重点介绍了eMMC阵列控制逻辑的实现。通过对eMMC阵列的初始化单元、传输控制
) j2 D* y0 N" x2 y单元、命令接口单元以及阵列同步逻辑单元的设计，实现了eMMC阵列在HS400工作 r: G, W& `2 A B* \7 C
模式下的数据存储。然后对系统其他模块进行设计，配合完成整个系统的存储功能。, Y2 i0 G3 a0 p8 g) D! h0 G, O
最后，依据设计方案，搭建了硬件测试平台。使用ChipScope、IBERT 等对各个模( S% @7 v9 e5 [- x3 r8 C, D
块进行了在线调试。重点对eMMC阵列控制器进行了调试，并对SFP光纤接口模块和
, i. c1 m6 T$ b6 J: CDDR3高速缓存模块的逻辑进行了验证。结果表明，本文设计的使用eMMC新型存储介
* i, }+ o: D. J) g( Z; X# h质的高速固态存储器能够实现156MB/s的存储带宽，同时具有容量大、可移植强与系统
( e9 a1 N* i c8 S& x升级容易等特点，满足设计要求。- B9 y4 M3 F6 Z, C1 E4 \9 G% \, e
本文开展的基于eMMC阵列的高速固态存储器的研究与设计，为后续动态测试领域, z+ e4 F0 t9 \
的应用奠定了基础。
( e+ G" e5 e$ u# Z7 l( T+ l
' e. E! }8 Y& q9 _
1 U) q9 |; U# d# ?' c V; y* m1 I
6 B% v: b- j' v2 R$ V3 _$ ] |
|
/1 
发表于 2019-12-17 09:58
收藏
淘帖
支持！
反对！
