TA的每日心情 | 开心
2020-7-28 15:35 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
基于eMMC阵列的高速固态存储器的研究与设计
- @) y0 @3 [5 j6 T; }0 x摘要6 n" Z2 ? S' M! C3 a$ ^3 C
动态测试技术的快速发展使得高速数据存储器变得越来越重要。为了满足高带宽和
; P6 U0 f' z8 }; s: O) X大容量存储的要求，传统的方式为采用FLASH阵列的方式。然而，NAND FLASH存在) U- c, Q. |6 V9 Y+ }1 e6 T+ i
坏块检测、编码校验、擦写均衡过于复杂等一系列缺陷，增加了系统开发成本，影响了
8 C8 N# M1 ^+ f7 K6 _9 f$ ]5 [项目开发效率和系统升级。eMMC (embedded Multi Media Card)因其速度快、设计简单、; z. { C2 S! n0 a/ r
便于升级与管理的优势，解决了NAND FLASH开发缺陷。针对传统存储器的上述问题，6 v+ E& n- L) V
结合eMMC的优势，本文提出了一种采用eMMC新型存储介质的高速存储器的设计思0 L: v5 [2 d8 |* M$ h6 W- ]2 Y
路。
9 D* C1 C- P2 J4 o, C本文首先对eMMC5.0规范进行了研究总结，并在此基础上根据系统指标提出了整
/ E* T& i9 N& q* B! O. g/ ~5 s体设计方案。存储器以FPGA作为主控制器，按照功能划分为SFP光纤接口模块、DDR3
1 N% s* H- s& O# D2 m高速缓存模块、eMMC阵列存储模块和与上位机通信的千兆网模块。在系统逻辑设计中9 F5 q8 e" t2 P" Z+ K) `! R
重点介绍了eMMC阵列控制逻辑的实现。通过对eMMC阵列的初始化单元、传输控制
+ x) c# D* |! T5 D/ M/ M$ _单元、命令接口单元以及阵列同步逻辑单元的设计，实现了eMMC阵列在HS400工作* |3 E8 D" Q l3 K2 d
模式下的数据存储。然后对系统其他模块进行设计，配合完成整个系统的存储功能。
' W- q `. W' g% u7 {最后，依据设计方案，搭建了硬件测试平台。使用ChipScope、IBERT 等对各个模
5 W: r- B3 e3 l# b# H: p$ H块进行了在线调试。重点对eMMC阵列控制器进行了调试，并对SFP光纤接口模块和
1 ?. P" Y7 ^. F/ tDDR3高速缓存模块的逻辑进行了验证。结果表明，本文设计的使用eMMC新型存储介* o ?8 t# Y5 D3 G& d" R$ z
质的高速固态存储器能够实现156MB/s的存储带宽，同时具有容量大、可移植强与系统+ Z1 D( ^6 F. `; j7 a
升级容易等特点，满足设计要求。
8 G0 [2 G/ @. V. ~/ e: t本文开展的基于eMMC阵列的高速固态存储器的研究与设计，为后续动态测试领域
- H+ z; Q* ~. h" i6 x" c* M的应用奠定了基础。
7 `6 @, c$ F! ^6 G9 I% j7 t! W. U8 G$ x) c6 d. v v
: {! u& V4 h2 _, `% [) i
; V% }3 H8 w* U" L9 b# T
|
|
/1 
发表于 2019-12-17 09:58
收藏
淘帖
支持！
反对！
