TA的每日心情 | 开心
2020-7-28 15:35 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
基于eMMC阵列的高速固态存储器的研究与设计+ Z. x4 l# n2 j# I6 B0 h
摘要' e( ?. B' p) d! U$ j
动态测试技术的快速发展使得高速数据存储器变得越来越重要。为了满足高带宽和
9 g# T& p+ e5 ?, H0 H大容量存储的要求，传统的方式为采用FLASH阵列的方式。然而，NAND FLASH存在
0 U9 c7 @9 ]# s$ M6 F. d! M3 L$ E R坏块检测、编码校验、擦写均衡过于复杂等一系列缺陷，增加了系统开发成本，影响了: n1 o0 G+ L2 B' ]. Z8 d, ]* |) Y
项目开发效率和系统升级。eMMC (embedded Multi Media Card)因其速度快、设计简单、
% W5 j% E: N6 n便于升级与管理的优势，解决了NAND FLASH开发缺陷。针对传统存储器的上述问题，) E: }5 E/ p8 q4 r; i7 j
结合eMMC的优势，本文提出了一种采用eMMC新型存储介质的高速存储器的设计思
9 ]! Q. A7 Y7 Q" C4 q路。
! W7 ^4 g3 k/ P; S本文首先对eMMC5.0规范进行了研究总结，并在此基础上根据系统指标提出了整4 R8 t/ K+ K1 R& b- ^
体设计方案。存储器以FPGA作为主控制器，按照功能划分为SFP光纤接口模块、DDR3
7 y- N6 I I5 I% n4 J高速缓存模块、eMMC阵列存储模块和与上位机通信的千兆网模块。在系统逻辑设计中
! J( K" s }7 W7 ~) m6 j7 F6 {2 p重点介绍了eMMC阵列控制逻辑的实现。通过对eMMC阵列的初始化单元、传输控制3 i0 Z2 x i+ e. c4 U
单元、命令接口单元以及阵列同步逻辑单元的设计，实现了eMMC阵列在HS400工作
. M. }: J% ~9 e7 `0 }) h: ^9 r模式下的数据存储。然后对系统其他模块进行设计，配合完成整个系统的存储功能。
1 `3 j& P2 i! }6 v' x7 f最后，依据设计方案，搭建了硬件测试平台。使用ChipScope、IBERT 等对各个模
$ }# Q* a+ g6 K6 [* V7 g8 v @块进行了在线调试。重点对eMMC阵列控制器进行了调试，并对SFP光纤接口模块和
$ C) Z% D* a. i- e, D6 b: c* pDDR3高速缓存模块的逻辑进行了验证。结果表明，本文设计的使用eMMC新型存储介
7 `0 y, ^# b" R I7 J- m7 I0 ]+ N质的高速固态存储器能够实现156MB/s的存储带宽，同时具有容量大、可移植强与系统
, J4 ?: V/ M: k4 _* s; V升级容易等特点，满足设计要求。
( r! D' z$ H' E7 T' v, k: ~: V) q( n" s& _本文开展的基于eMMC阵列的高速固态存储器的研究与设计，为后续动态测试领域
R/ g/ w7 d, W$ _! x) c" f的应用奠定了基础。
0 M, G) V4 u% B; P& M2 I
5 }7 a& {4 K$ {6 ?3 {
u) o2 h: v. Y0 w; M2 w" O G5 ~) ^% j" t5 i
|
|
/1 
发表于 2019-12-17 09:58
收藏
淘帖
支持！
反对！
