EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 明德扬FPGA科教 于 2019-12-19 09:48 编辑 / N2 @4 _5 v6 p' x0 x' B
- j1 ?1 Y# [. K b2 I【答疑】Quartus报错资源不够用问题分析 " O0 P( {" _7 q$ V
作者：肖肖肖 0 D) D: a7 u; r8 ]
本文为明德扬原创文章，转载请注明出处！
' O) e& j, A9 K+ |, T; m当quartus报错资源不够的时候，报错为：170048 Selected device has 56 RAM location(s) of type M9k. However,the current design needs more than 56 to successfully fit.（如下图所示）
: j! D0 o6 R1 a5 V+ U6 K2 g那么造成这个问题的原因有以下几个： 4 f8 R5 ]6 ?1 }( D' E% g" }& ~- R
1、如果工程用到了FIFO、RAM等，那就可能是这些的深度设置的太深了。 在此处（如下图1.1所示）找到FIFO或者RAM等，双击打开（图1.2）界面查看或者修改详细参数。
9 c. J, K5 f4 y+ g1 j( T) Y) S& A" X7 K6 ?0 H8 ?; S
9 g$ F4 r& b5 ~7 s8 O# K. T1 e7 J/ `' z+ X6 p1 j# G
2、用signaltap抓取信号设置的深度太大了。越大越占用资源。 找到“Tool”，打开“SignalTap” （如图2.1） : i" ? K) x; J9 k( K
. w) p& @- ?! D" r在此处查看、选择SignalTap的深度（如下图所示）
0 Y# D z/ B6 m. Q* _6 t! V) A0 a! @. s
5 Q, G$ o w: ?6 r' y! e: ^
3、芯片的型号选择错误了。很多时候芯片决定了资源的大小。 （如果芯片没有选择错误，那么就想办法减少工程的资源占用率） 在此处（如下图3.1所示）查看芯片的型号，双击则更改芯片型号或者查看更详细的芯片资料（如下图3.2所示）
/ t( p; k2 |2 | l
# p w9 ^- g7 G9 D0 x% l通过查找，排除了第一个原因。
0 {2 k! m4 D2 t+ _' Q现在把Signaltap的深度改小一点看看，重新编译看看，如下图所示，编译通过了，问题解决。
% G: {+ H% P/ I7 u# ?1 [' G有兴趣的朋友可在明德扬论坛获取更多学习资料，也可加入明德扬技术交流Q群：544453837与我们进行深入讨论，期待与大家一起学习进步！
' N' j/ d9 N* X- A- b1 c1 w! S8 S9 |) d1 n, L5 x5 U: y
| 
/1 
发表于 2019-12-19 09:46
收藏
淘帖
支持！
反对！