【原创】Altera：A10 DDR3 IP核配置教程

明德扬FPGA科教

2 U) J3 c) [1 M& |

【原创】Altera：A10 DDR3 IP核配置教程

作者：肖肖肖

1 d; i' |% u& q" F! U; i1 W

本文为明德扬原创文章，转载请注明出处！

7 w& v# C* `* ^  O% w

本次分享的是基于Altera的A10  DDR3的IP核配置具体操作。关于DDR IP核的接口配置，参考的是avalon-mm协议，想要了解更多关于avalon-mm协议，大家可以查看的相关资料。

一、新建工程

/ q+ u6 A  ^, ]- i- i

用Quartus 18版本新建一个工程，可命名为“A10_ddr3_test”（如下图所示）。

. K# K) {& M/ x: b4 ?

这里我们选择的芯片是：10AX027H4F34I3VG，大家可以根据自己的需要选择相应芯片，然后点击“Next”。（如下图①所示）

图①

5 s' n, p3 K: e% ?& f

' i/ J. \, s7 N. T2 n

检查看看生成的工程概况是否正确，没问题就点击“Finish”结束工程的建立（如下图所示）。

* _; t# J9 A% M0 e, V

二、进入IP核配置界面

, H# B. j! u& \8 F  L4 E

在Quartus的右边“IP Catalog”界面搜索栏里输入“mem”，快速搜索“Arria 10 External Memory InteRFaces”，双击进入IP核的配置（如下图所示）。

! z$ i8 I5 U" v8 [2 C4 N, i

三、确定芯片型号

) C, m' Y6 ]- c  W$ @3 R3 e

弹出的IP核配置界面如下，确定芯片型号没问题后点击“OK”：

7 f! Q. [" Q5 r2 k$ x

四、配置IP核

/ c3 @* T1 j, D2 q

在配置界面，“Memory Protocol”  选择“DDR3”；在“General”页面  “Clocks”  “Memory clock frequency”配置DDR的速率为“400.0”MHz（如下图所示）。

! K* g! H* Q2 Z6 E

在页面“Memory” “Topology”部分，根据硬件Datasheet手册来配置。

页面“FPGA  I/O”选项中的“FPGA  I/O Settings”，同样都是根据硬件Datasheet手册来设置，这里选择“1.5V（DDR3）”（如下图所示）。

在页面“Men Timing”选项下“Parameters dependent on Speed Bin”的部分也是根据硬件手册来设置，但比较繁琐，此时我们可以在右下角“Presets”界面找到相应的DDR3 IP核，然后点击“Apply”来自动配置参数，这里我们选择的IP核是“DDR3-1066E CL6 Component 1CS 2Gb （128Mb  x16）”（如下图所示）。

: U6 o7 h6 Z8 H9 n6 v

在页面“Diagnostics” “Simulation Options”“Calibration mode”，选择“Full Calibration”（如下图所示）。

点击配置界面右下角“Finish”结束IP核的配置，之后弹出的界面点击“Close”（如下图所示）。

( d7 ]# U- a7 E

9 N, Z7 V1 [% e7 h; |2 X

五、生成IP核

点击“是”，再点击“Generate” 确认生成IP核（如下图所示）。

六、加入工程

生成IP核结束，点击“Finish”，再点击“close”。

) W" u  w2 Y' p9 i3 M0 e

* @( @# N  n, ^# J

点击“Yes”，确认加入工程（如下图所示）。

, }5 ^) m1 E0 N' E1 |

以上就是基于altera的IP核配置的具体操作。有兴趣的朋友可在明德扬论坛获取更多学习资料，也可加入明德扬技术交流Q群：544453837与我们进行深入讨论，期待与大家一起学习进步！

& b  |( ~' ]  D6 O  M5 }6 L