【原创】Altera：A10 DDR3 IP核配置教程

明德扬FPGA科教

. e* i4 s) C6 u7 S6 Q; G3 u" Z

【原创】Altera：A10 DDR3 IP核配置教程

作者：肖肖肖

) d5 t( k+ F4 l) C" o/ ?

本文为明德扬原创文章，转载请注明出处！

* `2 e; @$ o1 M, `" i' _% a! g3 O: S

本次分享的是基于Altera的A10  DDR3的IP核配置具体操作。关于DDR IP核的接口配置，参考的是avalon-mm协议，想要了解更多关于avalon-mm协议，大家可以查看的相关资料。

一、新建工程

+ e) a3 X& H! _, `! i- m" x& y

用Quartus 18版本新建一个工程，可命名为“A10_ddr3_test”（如下图所示）。

0 W& O( O7 i( h1 n$ U, L1 |# f

这里我们选择的芯片是：10AX027H4F34I3VG，大家可以根据自己的需要选择相应芯片，然后点击“Next”。（如下图①所示）

图①

8 E+ k& }3 h0 u7 K3 T

检查看看生成的工程概况是否正确，没问题就点击“Finish”结束工程的建立（如下图所示）。

二、进入IP核配置界面

, V, N5 M* T* [( a8 H

在Quartus的右边“IP Catalog”界面搜索栏里输入“mem”，快速搜索“Arria 10 External Memory InteRFaces”，双击进入IP核的配置（如下图所示）。

: j1 d  ?& W/ v  _

三、确定芯片型号
, g( j/ a* z* u0 B2 k0 M; [+ i: z5 x

- f, [, ^2 [# R" b, {

弹出的IP核配置界面如下，确定芯片型号没问题后点击“OK”：

2 {$ ~0 Y' B3 O) x' {( s3 O

四、配置IP核

/ [2 r4 F* ^& K7 }

在配置界面，“Memory Protocol”  选择“DDR3”；在“General”页面  “Clocks”  “Memory clock frequency”配置DDR的速率为“400.0”MHz（如下图所示）。

# [9 ]; U0 ~( X

在页面“Memory” “Topology”部分，根据硬件Datasheet手册来配置。

页面“FPGA  I/O”选项中的“FPGA  I/O Settings”，同样都是根据硬件Datasheet手册来设置，这里选择“1.5V（DDR3）”（如下图所示）。

( v! A7 p& G3 l# `: i: c$ f1 o

在页面“Men Timing”选项下“Parameters dependent on Speed Bin”的部分也是根据硬件手册来设置，但比较繁琐，此时我们可以在右下角“Presets”界面找到相应的DDR3 IP核，然后点击“Apply”来自动配置参数，这里我们选择的IP核是“DDR3-1066E CL6 Component 1CS 2Gb （128Mb  x16）”（如下图所示）。

在页面“Diagnostics” “Simulation Options”“Calibration mode”，选择“Full Calibration”（如下图所示）。

点击配置界面右下角“Finish”结束IP核的配置，之后弹出的界面点击“Close”（如下图所示）。

8 @9 Q1 Y; A0 ?: W
, A" \  U# n- o1 l" _) H
' R! o9 U, ~# o( e! S: u; E

五、生成IP核

点击“是”，再点击“Generate” 确认生成IP核（如下图所示）。

六、加入工程

生成IP核结束，点击“Finish”，再点击“close”。

: k+ C. a+ O3 d+ Y

点击“Yes”，确认加入工程（如下图所示）。

以上就是基于altera的IP核配置的具体操作。有兴趣的朋友可在明德扬论坛获取更多学习资料，也可加入明德扬技术交流Q群：544453837与我们进行深入讨论，期待与大家一起学习进步！

! O. }) h8 k- Q2 I3 A0 x6 d