|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
AES密码硬件实现方法研究
& ]1 @) [) z' x. U6 r6 G' Z7 b摘要% u$ B2 m7 q# `% M8 P. `
现代社会的信息化和网络化给人们的生活带来了方便快捷，但随之而来的信9 r8 E. _; d5 O9 N$ y
息安全隐患也日益明显，加密技术则是解决这一问题的有效方法。2001 年11月
G% q1 }" O! y$ B8 c26日,美国国家标准技术研究所(NIST)正式批准Rijndael算法为高级加密标准8 {, g) N ^' ]" \+ r
AES. AES密码算法的加密速度快，安全级别高，已经成为加密各种形式的电子. k! p* M0 e D; ?" d: P
数据的实际标准。目前，针对AES密码算法的加密技术已成为研究热点。论文提.3 @/ G$ l5 @; c' B+ m6 r
出了一种低成本的ABS密码算法的硬件实现方法,并且使用PPGA器件实现了具
* w. b8 H# v( o! ]% u: e9 m; k体的设计方案，最终设计了一个基于FPGA的AES加密芯片。
, b: v% f5 o' v* r论文首先提出了AES密码系统的体系结构框架。系统采用非流水线结构实现
+ ~ z% a& B$ i$ g) e了ECB非反馈和CBC反馈两种工作模式，提高了系统的可配置性，满足了实际
" q' _1 F- c' @7 W) T& H# o# Y工作的需要。此外，在算法的具体实现过程中，采用了直接解密的算法结构,通- m' V+ \ B/ K7 I; h& N
过可配置的s盒和优化的逆列混合变换，部分消除了加密、解密硬件结构的差异，% t f2 R8 z- e7 }
达到了减少硬件资源的设计目标。, Z3 K& K" d5 O8 i0 I& Z
然后，设计中使用Verilog HDL硬件描述语言对上述系统结构框架进行建模。
3 S8 M! f! w, t/ l+ `根据相关文献提供的测试数据，采用ModelSim工具对系统的各个模块以及整个: @" T- u" i4 Z0 d9 Y; r
系统进行了仿真验证,并且采用Altera公司的QuartusI开发工具完成了系统的综# L1 h l% Q5 M$ W! Z) Z& A
W
9 v5 |$ P( B2 u }3 F合编译。综合结果表明该AES密码系统基本达到了低成本的预期设计目标，在满' `- G4 |" {0 k
足加密、解密速度的基础上，尽可能地减少了硬件资源的消耗，实现了规模和速) G( m/ e" M+ O! t% I) m
度的平衡。* N) O$ J" m" d+ B' H
最后，将上述综合编译后生成的配置文件下载到Cyclone EP1C12Q240C8器' [# {7 U2 M+ x. }
件中，完成了FPGA的配置下载过程，从而完整地实现了AES密码系统的设计过4 T3 _# L4 e, {' E. _
程，开发了一片基于FPGA的AES加密芯片。
" G* m9 E! B, J( _; K+ }关键词: AES FPGA 加密解密仿真综合
! t( s) b: e5 A- D! u) N$ y/ P* I N0 b% [# B1 p
; D4 y5 C, A' E; T! ?0 k! v6 ]3 o9 J0 T1 s: i
|
|
/1 
发表于 2019-12-24 10:18
收藏
淘帖
支持！
反对！