|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
AES密码硬件实现方法研究+ O, U5 M9 k0 ]6 a! W, u$ j$ o
摘要3 a. k- c# p& L/ L0 y2 l0 }0 ~
现代社会的信息化和网络化给人们的生活带来了方便快捷，但随之而来的信! E8 s/ M8 R$ j% e9 G
息安全隐患也日益明显，加密技术则是解决这一问题的有效方法。2001 年11月
; `6 L0 n/ o( Z' u26日,美国国家标准技术研究所(NIST)正式批准Rijndael算法为高级加密标准4 m1 P) ?* i; |/ f, _+ D1 l: \
AES. AES密码算法的加密速度快，安全级别高，已经成为加密各种形式的电子 U' W9 @) E. t
数据的实际标准。目前，针对AES密码算法的加密技术已成为研究热点。论文提.
$ Q9 ^9 ]/ X5 o/ T出了一种低成本的ABS密码算法的硬件实现方法,并且使用PPGA器件实现了具
9 `5 k" M/ j7 [# B体的设计方案，最终设计了一个基于FPGA的AES加密芯片。9 x) M) S+ @% |
论文首先提出了AES密码系统的体系结构框架。系统采用非流水线结构实现 _& k, u. i3 ~0 e
了ECB非反馈和CBC反馈两种工作模式，提高了系统的可配置性，满足了实际1 L( c6 R4 Z0 M; r e8 W
工作的需要。此外，在算法的具体实现过程中，采用了直接解密的算法结构,通) ^- N3 _) a+ _1 W: Z2 q
过可配置的s盒和优化的逆列混合变换，部分消除了加密、解密硬件结构的差异，
5 _! {4 m5 D& L& |! k达到了减少硬件资源的设计目标。
/ P0 S; l0 i$ k$ ~# T8 ^' p8 S; p然后，设计中使用Verilog HDL硬件描述语言对上述系统结构框架进行建模。! b+ b& g: P5 p+ d. R
根据相关文献提供的测试数据，采用ModelSim工具对系统的各个模块以及整个" K; ^$ N# S% w7 S
系统进行了仿真验证,并且采用Altera公司的QuartusI开发工具完成了系统的综
- K" Q8 z- {4 g4 oW
3 L" R& F& V7 O1 p2 e( g" F合编译。综合结果表明该AES密码系统基本达到了低成本的预期设计目标，在满
; @/ u7 P( t/ N7 o足加密、解密速度的基础上，尽可能地减少了硬件资源的消耗，实现了规模和速3 G5 o9 s. W6 E! q. Q- c) @
度的平衡。# a/ V% Y5 W3 \ _6 Q$ ?" C
最后，将上述综合编译后生成的配置文件下载到Cyclone EP1C12Q240C8器$ A) |9 [% l4 C5 ~
件中，完成了FPGA的配置下载过程，从而完整地实现了AES密码系统的设计过, z6 d4 H$ J$ E8 d1 [1 {8 q
程，开发了一片基于FPGA的AES加密芯片。
5 c, {% Z- o9 d* M- h* Q关键词: AES FPGA 加密解密仿真综合
( A8 e6 B P3 {, M2 }
, R: y0 ?9 V3 e0 M1 |8 H$ |" O! i, ~/ L4 ?/ u
3 [+ g, s! d2 H$ o8 w
|
|
/1 
发表于 2019-12-24 10:18
收藏
淘帖
支持！
反对！